专利名称：时分同步码分多址系统的多载波实现方法和装置的制作方法
技术领域：
本发明涉及时分同步码分多址(Time Division-Synchronous Code Division Multiple Access, TD - SCDMA )移动通信4支术领域，尤其涉 及TD-SCDMA系统的多载波实现方法和装置。
背景技术：
TD-SCDMA标准为国际第三代(3G)移动通信主流标准之一。 TD-SCDMA系统采用智能天线、联合检测、上行同步、功率控制等列 技术，是TDD模式的低码片速率(Low Chip Rate) 3G系统。基于 TD-SCDMA技术独有的技术特点，TD-SCDMA系统的一个载波带宽仅 占1.6 MHz，具有较高的频镨利用率，不仅能够满足语音业务的需要， 而且能够灵活地适配上下行非对称数据和多媒体业务需要。同时它还能 应用于宏小区、微小区和微微小区等各种城市和郊区环境，具备大规模 独立组网的能力。但是，由于TD-SCDMA系统上、下行时分占用 1.6MHz带宽，仅为WCDMA系统上下行带宽10MHz的1/6，所以 TD-SCDMA系统单载波容量有限。
为了解决这个问题，提出了 TD-SCDMA多载波系统。TD-SCDMA 多载波方案的主要思想是在一个小区提供多个连续的载波， 每个小区以其中一个载波为主载波，系统在主载波上提供BCH， UpPCH, DwPCH以及其他公共信道，用于系统信息广播和终端接入， 而在其他载波(下称辅载波)上，只提供业务信道。终端通过主载波接 入后，接纳控制模块根据各个载波资源情况，统一分配的资源。终端接 纳进入主载波或者辅载波进行业务数据收发，辅载波上的终端需要周期 性的调频到主载波接收广播信息和进行相关测量。TD-SCDMA多栽波 系统大大提高了 TD-SCDMA单基站的容量和接纳能力。
但是，在现有技术中，通常通过多个独立的射频实现多载波，导致 了成本的增加。
发明内容
本发明要解决的一个技术问题是提供一种TD-SCDMA多栽波的实 现方法，能够减小设备的成本。
本发明提供一种时分同步码分多址系统的多载波实现方法，包括
将下行单倍速时域信号通过快速傅立叶变换调制为频域信号；对频域信
号进行频谱搬移和根升余弦滤波；对滤波后的信号进行逆快速傅立叶变 换，产生下行N载波时域信号；对下行N载波时域信号进行内插产生 K倍速信号，对所述K倍速信号进行低通滤波;其中，N、 K为大于等 于2的整数。
根据本发明的时分同步码分多址系统的多载波实现方法的一个实施 例，对滤波后的信号进行逆快速傅立叶变换的步骤包括将滤波后的信 号倒序，然后进行快速傅立叶变换调制，从而实现逆快速傅立叶变换。
根本发明的时分同步码分多址系统的多载波实现方法的另 一个实 施例，采用多相滤波器实现所述N载波时域信号的内插和低通滤波。
根据本发明的时分同步码分多址系统的多载波实现方法的另 一个实 施例，上述N为3， K为12，该方法包括，在DSP上分别执行将下 行单倍速时域信号通过1024点快速傅立叶变换调制为频域信号；通过 频谱搬移将所述频域信号的3个中心频率调制于-1.76MHz 1.76MHz之 间；经过滤波系数为"=0.22的根井余弦滤波器进行滤波，根据时域需要
的延时查对应的连续相位序列，跟从根升余弦滤波后的信号相与；将3 个载波的调制后的信号按照预定规则存放在4倍速数据区，通过数据倒 序，进行快速傅立叶变换实现4096点逆快速傅立叶变换计算，产生下 行3栽波4倍速时域信号；在现场可编程门阵列上对下行3载波4倍速 时域信号进行3倍内插，产生12倍速信号；在现场可编程门阵列上对 12倍速信号进行低通滤波。
本发明还提供一种时分同步码分多址系统的多载波实现方法，包
括将上行时域信号进行低通滤波；通过快速傅立叶变换将上行时域信 号调制为频域信号；将频域信号通过频i普搬移至基带，进行根升余弦滤 波；对滤波后的信号进行逆快速傅立叶变换，产生上行N载波时域信 号；其中，N为大于等于2的整数。
根据本发明的时分同步码分多址系统的多载波实现方法的 一个实施 例，对滤波后的信号进行逆快速傅立叶变换的步骤包括将滤波后的信 号倒序，然后进行快速傅立叶变换调制，从而实现逆快速傅立叶变换。
本发明的TD-SCDMA多载波的实现方法，通过将信号调制到频域 并进行频谱搬移，在DSP上实现多载波，这样通常需要多个独立射频 的系统可以用一个射频实现，减小了硬件设备的投入，控制了成本。
本发明还提供一种时分同步码分多址系统的多载波实现装置，包 括数字信号处理器，用于将下行单倍速时域信号通过快速傅立叶变换 调制为频域信号，对所述频域信号进行频谱搬移和根升余弦滤波，对滤 波后的信号进行逆快速傅立叶变换，产生下行N栽波时域信号；现场可 编程门阵列，用于接收来自所述数字信号处理器的下行N栽波时域信 号，所述下行N载波时域信号进行内插产生K倍速信号，对所述K倍 速信号进行低通滤波；其中，N、 K为大于等于2的整数。
本发明还提供一种时分同步码分多址系统的多载波实现装置，包 括现场可编程门阵列，用于接收上行时域信号，将上行时域信号进行 低通滤波后发送给数字信号处理器；数字信号处理器，用于接收来自现 场可编程门阵列的上行时域信号，通过快速傅立叶变换将上行时域信号 调制为频域信号；将频域信号通过频i普搬移至基带，进行根升余弦滤 波；对滤波后的信号进行逆快速傅立叶变换，产生上行N载波时域信 号；其中，N为大于等于2的整数。
图1为TD-SCDMA系统中基站的信号处理装置的示意图； 图2为本发明的TD-SCDMA多载波的实现方法的对下行信号进行 处理的 一个实施例的流程图3为本发明的TD-SCDMA三载波的实现方法的对下行信号进行
处理的 一个实施例的流程图4为图3实施例的频i普搬移的原理示意图5为图3实施例的频镨搬移后4倍速信号的波形示意图6为图3实施例的经过IFFT后的3载波4倍速信号的频i普图7为图3实施例的内插和低通滤波的原理图8为图3实施例的低通滤波的实现效果图9为图3实施例的低通滤波器的MATLAB仿真图10为本发明的TD-SCDMA多载波的实现方法的对上行信号进
行处理的 一个实施例的流程图11为本发明的TD-SCDMA三载波的实现方法的对上行信号进
行处理的 一个实施例的流程图。
具体实施例方式
下面参照附图对本发明进行更全面的描述，其中说明本发明的示例 性实施例。
图1为TD-SCDMA系统中基站的信号处理装置的示意图。如图1 所示，该装置包括基带板IO、射频板11和主控制器12。其中基带板IO 包括数字信号处理器(Digital Signal Processing, DSP)和现场可编程 门阵列(Field Programmable Gate Array, FPGA )。主控制器12包括 高层协议栈和驱动。这些设备一起配合处理下行信号和上行信号。
当处理下行信号时，数字信号处理器用于将下行单倍速时域信号通 过快速傅立叶变换调制为频域信号，对频域信号进行频谱搬移和根升余 弦滤波，对滤波后的信号进行逆快速傅立叶变换，产生下行N载波时域 信号并发送给现场可编程门阵列。现场可编程门阵列接收来自数字信号 处理器的下行N栽波时域信号，对下行N载波时域信号进行内插产生 K倍速信号，对K倍速信号进行低通滤波。其中，N、 K为大于等于2 的整数。
当处理上行信号时，现场可编程门阵列用于接收来自RF的上行时
域信号，将上行时域信号进行低通滤波后发送给数字信号处理器；数字 信号处理器接收来自现场可编程门阵列的上行时域信号，通过快速傅立 叶变换将上行时域信号调制为频域信号；将频域信号通过频镨搬移至基 带，进行根升余弦滤波；对滤波后的信号进行逆快速傅立叶变换，产生 上行N载波时域信号；其中，N为大于等于2的整数。
图2为本发明的TD-SCDMA多载波的实现方法的对下行信号进行 处理一个实施例的流程图。
如图2所示，在步骤202，在DSP上将下行单倍速时域信号通过快 速傅立叶变换(Fast Fourier Transform, FFT )调制为频域信号。
在步骤204，在DSP上对生成的频域信号进行频谱搬移和根升余弦 (Root Raised Cosine, RRC )滤波。
在步骤206，在DSP上对滤波后的信号进行逆快速傅立叶变换 (Inverse Fast Fourier Transform, IFFT )变换，产生下行N载波时域 信号。N可以取大于2的整数，如2、 3、 6、 9、 15等值。
在步骤208,在FPGA上对产生的N载波时域信号进行内插产生K 倍速信号，并对该K倍速信号进行低通滤波。也可以采用其他的ASIC 执行上述操作。K可以根据系统对数据传输的需要进行设计，例如取 8、 12等。
根据本发明的TD-SCDMA多载波实现方法的一个实施例，通过 FFT变换实现IFFT变换。即，首先对将要进行IFFT变换的信号序列 倒序，然后进行FFT变换，等价于实现IFFT变换。具体原理如下
FFT变换的7^式为
<formula>formula see original document page 9</formula>
(1)
而IFFT变换的7>式为
<formula>formula see original document page 9</formula> (2)
对序列K"倒序，在对倒序后的^(w-W序列移动一位后进行FFT 变换，即
<formula>formula see original document page 9</formula>
(3)
由于之前已经4故了 1位数据的移位操作，所以等式(3)的右边就 是IFFT变换，只是幅度上有N倍的差别，以及一个为町的相位差别。
通il^倒序后FFT来实现IFFT变换，M势在于只需^—个FFT变换模 块，便可同时实现FFT和IFFT,减少了器件的复杂度。
图3为本发明的TD-SCDMA三载波的实现方法的对下行信号进行 处理的 一个实施例的流程图。
如图3所示，在步骤302，将单倍速时域信号通过1024点FFT转 换为频域信号。数据处理过程从时域转到频域。
在步骤304，通过频谱搬移将单倍速信号的3个中心频率调制于-1.76MHz 1.76MHz之间，其频率分辨率为1.25KHz。单倍速信号由下 行信道处理模块生成。进行频谱搬移是为了适应RRC滤波器对数据的 要求，频谱搬移的原理示意图参见图4。
在步骤306，经过滤波系数为"=0.22的RRC滤波器，根据时域需 要的延时查对应的连续相位序列，多M^ RRC滤波后的数据相与。为了 适应RRC滤波器进行频镨补位操作，补位操作的示意图参见图4。因 为《 = 0.22， l.28Mx (l+a)=1.6M，所以原来表示1.28M数据的1024 个点相应扩展到1024 x 1.6/1.28= 1280个点。
在步骤308，将3个载波的调制后信号按照一定规则存放在4倍速 数据区中，为IFFT变换做好准备。频谱搬移后4倍速信号的波形示意 图参见图5。
在步骤310，通过将信号序列倒序，进行FFT变换，从而实现 4096点IFFT计算。将变换后3载波4倍速信号发送给FPGA。该3载 波4倍速信号的频镨图请参见图6。从图6可看出，载波一的中心频率 Fl为OMHz (从基带考虑，下同)，栽波二的中心频率F2为1.6MHz， 载波三的中心频率F3为-1.6MHz，由于数字"i普的周期延拓性，由 (-1.6+1.28x4) MHz得到对应在图中显示的3.52MHz。由于TD-SCDMA 系统单栽波占用带宽为1.28Mcps x (1+0.22),即1.6MHz,所以需要 FPGA中的低通滤波器根据有用频谱的截止频率2.38MHz和干扰频语 的起始频率2.74MHz进行设计。 在步骤312， FPGA接收物理层DSP发出的3载波4倍速信号，其 带宽为4x3xl.28MHz，进行三倍内插生成12倍速信号，对12倍速信 号进行低通滤波。内插和低通滤波的原理参见图7。低通滤波器的采样 频率设定为Fs = 4x6xl.28MHz，低通滤波器的带宽设定为1.6MHz + 0.64MHz x ( 1 + 0.22) = 2.38MHz (半带宽)，以消除频镨间由于旁瓣 带来的影响并增加带通滤波器的容易度。低通滤波器采用对称FIR实 现，低通滤波的实现效果参见图8。图9示出低通滤波器的MATLAB 仿真图。
根据内插的特性，即，在每个码元之间添固定比特数的0，对这样 的信号序列进行低通滤波可以简化为用多相滤波器滤波，例如采用96 阶多相滤波器实现。
图10为本发明的TD-SCDMA多载波实现方法的对上行信号进行 处理的 一 个实施例的流程图。
如图10所示，在步骤1002，对上行信号进行低通滤波，以防止频 谦混叠。
在步骤1004，对上行信号进行FFT转换为频域信号。
在步骤1006，将频域信号搬移频谱至基带，进行RRC滤波。
在步骤1008，将滤波后的信号序列进行IFFT调制，从而得到有益 于DSP处理的上4亍信号。
图11为本发明的TD-SCDMA多载波实现方法的对3载波上行信 号进^f亍处理的一个实施例的流程图。
如图11所示，在步骤1102,接收来自RF的3载波信号，将3载 波信号通过低通滤波器。低通滤波器的带宽为1.6Mhz + 0.64MHz x (1 + 0.22) = 2.38MHz (半带宽)。
在步骤1104,通过4096点FFT将3载波时域信号调制为频域信 号，处理过程从时域转到频域。
在步骤1106，把在四倍速数据按照一定的规则从相应的位置取出。 该处理规则可以和上变频的处理规则正好相反。
在步骤1108，进行滤波系数为《 = 0.22的RRC滤波，根据时域需要
的延时查对应的连续相位序列，RRC滤波后的数据相与。
在步骤1110，把数据倒序后，把数据放到4倍速数据区，对整个4倍 速数据做4096点的FFT计算，从而实现4096点的IFFT变换。之后的 上行处理^a^以4 ^il信号为J^出进行。
需要指出的是，虽然在上面的实施例中描述了 3载波的实现，但 是，本发明的TD-SCDMA多载波实现方法无论是对上行信号还是下行 信号进行处理，都不限于3载波，而是可以应用于其他的多载波的实 现，例如，2载波、6载波、9载波等。经过FPGA内插和滤波后的信 号，不限于上述实施例中的12倍速，而是可以根据系统的需要进行设 计，如8倍速、16倍速等。即使12倍速数据的实现也存在多种方法， 例如首先生成3倍速数据，然后通过4倍内插生成12倍速数据，或者 首先生成6倍速数据，然后通过2倍内插生成12倍速数据等。而 FPGA在其他的实施例中也可以用其他的ASIC替代。进行FFT或者 IFFT的点数可以根据系统的需要进行设计，并不限于上述实施例中提 到的1024和4096。频语搬移的范围以及滤波器的系数的选取都可以根 据需要进行选择。本领域的技术人员根据上述实施例的教导，可以在不 同的应用需求中实现本发明。
本发明的TD-SCDMA多载波的实现方法，通过将信号调制到频域 并进行频谱搬移，在DSP上实现多载波，这样通常需要多个独立射频 的系统通过本发明的方法用 一个射频就可以实现。减小了硬件设备的投 入，控制了成本。而多载波在DSP上通过FFT变换在频域上操作，能够减小 在时a操怍而增加的复杂度。jth^卜，实现时域上的延时是通过直接对频域信号做 操作，用连续变化的相位序列与频域上的信号相乘，等效在时域的时延。而在频域 上辦的灵活性更强，精确狄高，处理的^1^快。进一步，在实现IFFT变换 时，通过先倒序后进行FFT实现，这样的好处是只需要一个FFT变换模块，便可 同时实现FFT和IFFT，减少了器件的复杂度。
本发明的TD-SCDMA多载波的实现方法，在DSP上实现多栽波组合，从而 用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现， DSP负责实现RRC滤波，FPGA负责实现j^i滤波。传输时# DSP中通iW
数字信号，频J^Ui连续相位的控制实现，使得算^lt度高，复杂度低。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的 或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技 术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理 和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适 于特定用途的带有各种修改的各种实施例。
权利要求
1.一种时分同步码分多址系统的多载波实现方法，其特征在于，包括将下行单倍速时域信号通过快速傅立叶变换调制为频域信号；对所述频域信号进行频谱搬移和根升余弦滤波；对滤波后的信号进行逆快速傅立叶变换，产生下行N载波时域信号；对所述下行N载波时域信号进行内插产生K倍速信号，对所述K倍速信号进行低通滤波；其中，N、K为大于等于2的整数。
2. 根据权利要求1所述的时分同步码分多址系统的多载波实现方 法，其特征在于，对滤波后的信号进行逆快速傅立叶变换的步骤包括将滤波后的信号倒序，然后进行快速傅立叶变换调制，从而实现逆 快速^f專立叶变换。
3. 根据权利要求1所述的时分同步码分多址系统的多载波实现方 法，其特征在于，对所述频域信号进行根升余弦滤波的步骤包括对所述经过频谙搬移后的频域信号进行频谱补位操作，然后进行根 升余弦滤波。
4. 根据权利要求1所述的时分同步码分多址系统的多载波实现方 法，其特征在于，采用多相滤波器实现所述N载波时域信号的内插和低 通滤波。
5. 根据权利要求1至4中任意一项所述的时分同步码分多址系统 的多载波实现方法，其特征在于，所述N为3，所述方法包括，在DSP 上执行操作将下行单倍速时域信号通过1024点快速傅立叶变换调制为频域信号；通过频语搬移将所述频域信号的3个中心频率调制于-1.76MHz 1.76MHz之间； 经过滤波系数为a = 0.22的根升余弦滤波器进行滤波，根据时域需要的延时查对应的连续相位序列，^MM艮升余弦滤波后的信号相与；将3个载波的调制后的信号按照预定规则存放在4倍速数据区，通 过数据倒序，进行快速傅立叶变换实现4096点逆快速傅立叶变换计 算，产生下行3载波4倍速时域信号。
6. 根据权利要求5所述的时分同步码分多址系统的多载波实现方 法，其特征在于，对所述N载波时域信号进行内插产生K倍速信号的 步骤包括在现场可编程门阵列上对所述下行3载波4倍速时域信号进行3倍 内插，产生12倍速信号；在现场可编程门阵列上对所述12倍速信号进行低通滤波。
7. —种时分同步码分多址系统的多载波实现方法，其特征在于， 包括将上行时域信号进行低通滤波； 通过快速傅立叶变换将上行时域信号调制为频域信号； 将所述频域信号通过频镨搬移至基带，进行根升余弦滤波； 对滤波后的信号进行逆快速傅立叶变换，产生上行N载波时域信号；其中，N为大于等于2的整数。
8. 根据权利要求7所述的时分同步码分多址系统的多载波实现方 法，其特征在于，对滤波后的信号进行逆快速傅立叶变换的步骤包括将滤波后的信号倒序，然后进行快速傅立叶变换调制，从而实现逆 快速傅立叶变换。
9. 根据权利要求7或8所述的时分同步码分多址系统的多载波实 现方法，其特征在于，所述N为3，所述方法包括，在数字信号处理器 上执行操作将3载波上行时域信号通过4096点快速傅立叶变换调制为频域信号；在四倍速频域信号按照预定规则从相应的位置取出； 进行滤波系数为"=o.22的根升余弦滤波，根据时域需要的延时查对 应的连续相位序列，跟从根升余弦滤波后的数据相与；把数据倒序后，对4倍速频域信号进行4096点的快速傅立叶变换 计算，从而实现逆快速傅立叶变换。
10. —种时分同步码分多址系统的多载波实现装置，其特征在于， 包括数字信号处理器，用于将下行单倍速时域信号通过快速傅立叶变换 调制为频域信号，对所述频域信号进行频i脊搬移和根升佘弦滤波，对滤 波后的信号进行逆快速傅立叶变换，产生下行N载波时域信号；现场可编程门阵列，用于接收来自所述数字信号处理器的下行N载 波时域信号，所述下行N载波时域信号进行内插产生K倍速信号，对 所述K倍速信号进行低通滤波；其中，N、 K为大于等于2的整数。
11. 根据权利要求10所述的时分同步码分多址系统的多载波实现 装置，其特征在于，所述现场可编程门阵列采用多相滤波器实现所述N 载波时域信号的内插和低通滤波。
12. —种时分同步码分多址系统的多载波实现装置，其特征在于， 包括现场可编程门阵列，用于接收上行时域信号，将上行时域信号进行 低通滤波后发送给数字信号处理器；所述数字信号处理器，用于接收来自所述现场可编程门阵列的上行 时域信号，通过快速傅立叶变换将所述上行时域信号调制为频域信号； 将所述频域信号通过频语搬移至基带，进行根升余弦滤波；对滤波后的 信号进行逆快速傅立叶变换，产生上行N载波时域信号；其中，N为大于等于2的整数。
全文摘要
本发明公开了时分同步码分多址系统的多载波实现方法和装置，该方法包括将下行单倍速时域信号通过快速傅立叶变换调制为频域信号；对频域信号进行频谱搬移和根升余弦滤波；对滤波后的信号进行逆快速傅立叶变换，产生下行N载波时域信号；对下行N载波时域信号进行内插产生K倍速信号，对K倍速信号进行低通滤波。本发明的TD-SCDMA多载波的实现方法，在DSP上实现多载波组合，从而用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现，DSP负责实现RRC滤波，FPGA负责实现低通滤波。传输时延在DSP中通过对数字信号，频域上连续相位的控制实现，使得算法精度高，复杂度低。
文档编号H04J13/02GK101370000SQ20081022435
公开日2009年2月18日 申请日期2008年10月17日 优先权日2008年10月17日
发明者唐晓晟, 军 姜, 昕 廖, 平 张, 治 张, 李亦农, 钢 邓, 杰 陈 申请人:北京星河亮点通信软件有限责任公司;北京邮电大学