专利名称：基于fpga芯片和dsp芯片开发的网络实时视频采集装置的制作方法
技术领域：
本发明属于无线通信技术领域，涉及一种网络实时视频采集装置，尤其是一种基于FPGA芯片和DSP芯片开发的网络实时视频采集装置。
背景技术：
视频采集是解决视频信息的获取问题。由于数字化信号便于存储和处理，视频采集过程一般由CCD或CMOS摄像头获取模拟视频信号/模拟电视信号CVBS/S-Video (PAL/NTSC制式)，由模拟视频解码器模拟视频解码芯片(Decoder) 110解码输出符合ITU601标准的数字亮度信号Y，再对数字亮度信号Y进行数字图像处理、存储、网络传输等操作。其中PAL制式的场率为25fps，分辨率为720X288; NTSC制式的场率为30fps，分辨率为720X240。常见的视频采集装置只能支持对PAL/NTSC的模拟视频信号进行采集，存在所采集的分辨率不高、不支持对计算机VGA接口视频信号的采集、不支持实时网络传输等问题，未能满足安防、工业、汽车辅助驾驶等领域要求高分辨率采集、实施处理等难题。如何设计实现一种既能采集模拟视频信号、又能采集高分辨率的计算机VGA接口视频信号，同时又能通过以太网实时传输的网络实时视频采集装置以满足安防、工业、汽车辅助驾驶等领域应用需求已成为网络实时视频采集装置开发的研究热点之一。
发明内容
本发明的目的在于，提供一种基于FPGA芯片和DSP芯片开发的网络实时视频采集装置，既能采集模拟视频信号PAL/NTSC，又能采集多种分辨率的计算机VGA接口视频信号，同时通过以太网实时传输到远程的服务器接收端。整个装置的成本不高、面积小于20cmX40cm，适合批量应用。最高支持SXGA1280X 1024分辨率的实时视频采集，视频处理DSP芯片130的视频输入接口最高支持80MHz的视频数据接收，所采用的DSP芯片130最高工作频率可达720MHz、处理能力可达5760MIPS、集成图像采集专用外设视频音频输入输出接口 (Video—Port縮写为VP)和网络控制模块300以太网控制芯片(EMAC)140，可满足本发明的实时性处理要求。
该视频采集装置工作原理通过模拟视频解码芯片(Decoder) 110采集模拟视频信号CVBS或模拟电视信号S-Video转换为数字亮度信号Y，通过模数转换芯片(视频采样芯片)ADC采集计算机信号转换为数字RGB信号；数字亮度信号Y直接送到DSP芯片130，数字RGB信号经过FPGA芯片210的色度空间转换和降行频处理输出数字亮度信号Y给DSP芯片130;由DSP芯片130按网络协议封装后，把数据通过以太网实时发送到服务器接收端；接收端按协议提取出原始视频数据的亮度信号Y。服务器接收端可智能选择模拟视频或计算机采集通道，并可以给同一网络内的多个视频采集装置分别分配网络地址序列号SN，即每个视频采集装置得到一个自己的IP地址和MAC地址。
为了实现上述目的，本发明采取了如下的技术方案
基于FPGA芯片和DSP芯片开发的网络实时视频采集装置，其特征在于
该网络实时视频采集装置包括视频采集模块100、视频信号处理模块200、网
络控制模块300、按键切换与网络协议的握手控制模块和上位机终端交互模
块；视频采集模块100用于采集视频信号；视频信号处理模块200用于视频
信号处理；网络控制模块300用于控制网络；按键切换与网络协议的握手控
制模块用于控制计算机制式或模拟视频信号制式；上位机终端交互模块用于实现上位机与网络控制模块300间的通信、实时显示接收到的视频数据、控制网络控制模块300采集的视频格式、存储视频数据；通过摄像头或计算机
VGA接口输入的视频信号，经视频采集模块100转换成数字RGB信号，由视频信号处理模块200对数字RGB信号进行色度空间转换、降频处理以及数据重排，再把亮度信号Y送到DSP芯片130，经过外部SDRAM的存储后由DSP芯片130根据上位机的请求和网络协议通过外部网络控制芯片310发送视频数据至上位机。
所述的视频采集模块100包括模拟视频解码芯片110、视频音频输入输出接口和模数转换芯片120，模拟视频解码芯片110和模数转换芯片120由DSP芯片130通过总线控制进行芯片的初始化设置，模拟视频解码芯片110采集模拟视频信号并将模拟视频信号转换为数字亮度信号Y，模数转换芯片采集计算机信号并将计算机信号转换为数字RGB信号，数字亮度信号Y直接送到DSP芯片130。
所述的视频信号处理模块200由检测模块230、识别模块220、色度空间转换模块210、亮度增强算法模块240和行存数据重排序模块250构成，数字RGB信号经检测模块230检测后，由识别模块220检测输入计算机信号的制式，然后通过色度空间转换模块210实现对数字RGB信号到数字亮度信号Y的色度空间转换，再由亮度增强算法模块240实现对输入图像的对比度增强和亮度增强，最后通过行存数据重排序模块250实现对数据行存控制、数据重排、时钟二分频和降频处理。
所述的检测模块230检测输入计算机信号的稳定性，包括计算机接口插拔检测和意外掉电检测；所述的识别模块220检测输入计算机信号的制式；所述的色度空间转换模块210实现对数字RGB信号到数字亮度信号Y的色度空间转换；所述的亮度增强算法模块240实现对输入图像的对比度增强和亮度增强；所述的行存数据重排序模块250实现对数据行存控制、数据重排、时钟二分频和降频处理，采用两条行存进行轮流发送和存储，把原来8位亮度信号Y扩展为16位亮度信号Y输出。
所述的网络控制模块300，由以太网控制芯片140与数据管理接口两部分组成，其中以太网控制芯片140为网络数据通道，数据管理接口为以太网控制芯片140的状态及控制接口，在网络控制模块中包括一块配置寄存器。
所述的按键切换与网络协议的握手控制模块，包括扩展的键盘输入控制器和按键，按键控制计算机制式或控制模拟视频信号制式。
所述的上位机终端交互模块中，上位机与网络控制模块300之间的通信使用UDP协议，并利用多线程实现网络通信中的实时数据处理，包括广播线程、应答线程、接收线程、显示图像线程、数据统计线程、存储线程以及数据转换线程。
通过以上五大模块，本发明网络实时视频采集装置实现对模拟视频信号或计算机高分辨率信号的实时采集和网络传输，并利用上位机(服务器)和下位机(本装置)的握手协议，可设置协商包中的具体数据，控制本装置的工作状态。
本发明的特点是采用FPGA芯片210和DSP芯片130构成低成本的网络实时视频采集装置，实现对模拟视频信号或高分辨率计算机信号的实时采集和网络传输。 '
与已有技术相比，本发明的技术效果体现在1. 与传统的网络视频采集装置相比，本发明视频采集装置丰富了传统 装置接口单一化的问题，实现既能采集模拟视频信号又能采集高分辨率计算 机信号，同时通过以太网实时传输视频数据。
2. 本发明开发了一套上位机(服务器)和视频采集装置之间的网络握
手协议，协议简洁易用，并可灵活设置协商包中的具体数据以控制该装置的 工作状态，从而实现视频采集装置的网络智能控制。
3. 本发明由FPGA芯片和DSP芯片构成，具有低成本的特点。
图l为本发明的系统结构图。 图2为本发明的FPGA芯片视频处理结构图。 图3为本发明的嵌入式系统软件设计流程图。 以下结合附图对本发明作进一步详细说明。
具体实施例方式
参见图1，网络实时视频采集装置由FPGA芯片210和DSP芯片130构成， 包括视频采集模块100、视频信号处理模块200、网络控制模块300、按键切 换与网络协议的握手控制模块和上位机终端交互模块。其中主处理器为DSP 芯片130，该DSP芯片130拥有视频音频输入输出接口 (VP)和以太网络接 口。对通过摄像头或计算机VGA接口输入的视频信号，经模拟视频解码芯片 (Decoder) IIO和模数转换芯片(ADC) 120转换成数字RGB信号，由FPGA 芯片210对数字RGB信号进行色度空间转换、降频处理以及数据重排，再把 亮度信号Y送到DSP芯片130，经过外部SDRAM的存储后由DSP芯片130根 据上机位的请求和网络协议通过外部网络控制芯片310发送相应的视频数据至上位机。DSP芯片130控制程序固化在Flash芯片中，扩展的键盘输入控 制器的功能由CPLD500芯片实现，网络协议的握手控制功能由DSP芯片130 实现。
利用模拟视频解码器芯片Decoder对模拟视频信号/模拟电视信号 CVBS/S-Video进行解码，输出8位ITU656标准数字亮度信号Y4:2:2格式的 数字亮度信号Y数据，直接送到DSP芯片130的视频音频输入输出接口(VP)， 模拟视频解码芯片(Decoder) 110由DSP芯片130通过总线控制(I2C)进行 芯片的初始化设置。
利用模数转换芯片(ADC) 120对计算机VGA接口视频信号进行模数转换， 输出3路8bits的数字RGB信号以及行场、时钟信号，直接送到FPGA芯片 210的输入口。模数转换芯片(ADC) 120由DSP芯片130通过总线控制(I2C) 进行芯片的初始化设置。
参见图2，视频信号处理模块200由FPGA芯片210实现，其实现的功能 模块有检测(detective)模块230、识别(recognition)模块220、色度空间 转换(rgb2y)模块210、亮度增强算法(y—magnify)模块240、行存数据重排序 (resort)模块250五个子模块。由FPGA芯片210处理后的Y数据直接传输到 DSP芯片130的视频音频输入输出接口 (VP),并分别存储在DSP芯片130相 应的第一存储空间(capChaAYSpace)、第二存储空间(vgaYBufferl)、第三 存储空间(vgaYBuffer2)中。
检测(detective)模块230实现计算机接口插拔检测、意外掉电检测。检 测不到计算机接口有信号输入时，输出valid信号置低。
识别(recognition)模块220用于检测计算机接口输入信号的制式，在检测到场同步头标志时内部寄存器vcoimt清零，开始计数检测到行同步头时 vcount=vcount + 1。当检测到场同步头标志时，vtotal = vcount。根据 vtotal的数值判断输入信号的制式。
500〈vtotal〈550时mode—rec输出001为vga信号输入。 600<vtotal<650时mode—rec输出010为svga信号输入。 780〈vtotal〈820时mode—rec输出011为xga信号输入。 1030<vtotal<1090时mode_rec输出100为sxga信号输入。 色度空间转换(rgb2y)模块210的功能是将数字RGB信号转为数字亮度信 号Y、实现色度空间转换Y^.29WR+0.587承G+0. 114*B。提取出亮度信号经 DSP芯片130采集，在上位机提取出灰度图像，Y是亮度信号。
亮度增强算法(y—magnify)模块240的功能是实现亮度增强，根据图片特 征采用相应算法实现图像的对比度增强。
行存数据重排序(resort)模块250降低数据频率以满足DSP芯片130的 高速采样和处理)功能实现行存、数据重排、降频。输入分辨率达到SXGA (1280*1024)，经模数转换芯片(ADC) 120解码后时钟速率高达108MHz。但 是DSP芯片130的VP时钟速率最高只能支持80MHz。因此必须把时钟频率降 下来。结合采集程序采用16位YC模式这一特点，把经过数字RGB信号到数 字亮度信号Y色度空间转换后的八位Y数据排成16位再输出给DSP芯片130， 这样时钟速率就可以降为原来的一半。理论上讲按常规模型8位数据采集是 没有问题的，但是对于SXGA (1280*1024)分辨率的一帧数据来说，点时钟 频率达到108腿Z高于DSP芯片130的视频音频输入输出接口 (VP)最高采 集频率80MHZ，为解决此问题并且不致DSP芯片130所采集的视频有错位现象，提出了以下的设计方法
视频流8位亮度信号Y从色度空间转换模块出来后写到行存里面。行存
A写满后，下一行数据若开始到来，则往行存B里写。同时启动A数据往DSP 芯片130发送。发送数据流的位宽为16位，相应的时钟是dclk—div2。发送 完A中的数据之后，B正好写满，再转换发送存储关系——从A切换到B。如 此循环往复，就可以完成降频的工作。这样是为了利用缓存的优点可以把 排序工作放在FPGA芯片210里面由硬件来完成。16位数据输入到DSP芯片 130的视频音频输入输出接口(VP)，包括视频音频输入输出接口 1 (VP1)和 视频音频输入输出接口2 (VP2)。视频音频输入输出接口O (VPO)预留给解 码器输出的ITU656视频数据使用。所得到的数据结果是，DSP芯片130采集 到的缓冲区数据不需排序就呈下面顺序假设输入视频的分辨率是 1280*1024，低8位数据输入到视频音频输入输出接口 1 (VP1), DSP芯片130 采集到Yl buffer区Yl， Y2， Y3， Y4， Y5，…Y640;高8位数据输入到视频音频 输入输出接口 2 ( VP2 ) ， DSP芯片130采集到Y2 buffer区 Y641， Y642， Y643, Y644， Y645，…Y1280;这样就不需在占用DSP芯片130资源 去调整亮度信号Y数据的顺序，可以直接链接成一个以太网包发送出去。这 样才能实现DSP芯片130实时发送高分辨率视频的目的。
要利用上面所述的优点，显然要求从FPGA芯片210行存往DSP芯片130 的视频音频输入输出接口 (VP)发数据的时候要先把发送顺序安排合理。实 现过程中需解决以下几个问题相对于行同步头，何时开始存数据，何时开 始向端口发送数据，DSP芯片130程序从何时开始采数据。这三个问题是相 关的。实际开发中，首先要调节DSP芯片130开始采集和FIFO开始输出数据 相吻合，逐渐调整的过程会发现不吻合造成的拖尾(后半区)越来越小。然后 要调整FIFO开始存数据的时刻，使捕捉区恰好覆盖有效点的区域，调整过程 中会发现行首的黑边是越来越小的。DSP芯片130开始采集和FIFO开始输出 数据先固定一个。 一旦调节一致，对所有的分辨率将是不变的。由于FIFO 开始存数据是随着制式改变的，这就要求FPGA芯片210首先能自动识别输入 的制式。
视频采集装置可以通过按键对采集输入命令和制式的选择。在SW2按键 控制下对视频采集装置整体复位。按键切换与网络协议的握手控制模块，包 括扩展的键盘输入控制器(DM642一KEY)和按键，扩展的键盘输入控制器 (DM642_KEY) (0x90080068)反映按键操作，根据按键选择计算机通道、摄 相头通道；按键控制计算机制式选择、控制模拟视频信号(CVBS)制式的选 择。网络协议控制在以太网中传递的数据包，必须遵循统一的格式。常用以 太网帧格式是Ethernet II类型。首先由上位机(服务器)发起链接(LINK)
包，给网络中发起广播包，视频采集装置检测到网络中的包，根据相应的校 验位判断是否为上位机发起的链接(LINK)包。视频采集装置在收到正确的 链接(LINK)包后从中提取出上位机给视频采集装置分配的SN序列号和MAC 地址。视频采集装置的数据采集完成，寄存器完成采集标志位置高。视频采 集装置发送协议包，协议包中包含采集的视频信息，包括视频制式、帧号、 分辨率。上位机判断校验位响应协议包，并发送命令选择下一帧的操作重 发标志resend、通道和制式的选择、复位标志。
网络控制模块(control module) 300由以太网控制芯片(EMAC) 140(10/100 Mb/s Ethernet MAC)与数据管理接口 (MDIO) (Management Data Input/Output)两部分组成。其中以太网控制芯片(EMAC) 140为网络数据 通道，数据管理接口 (MDIO)为以太网控制芯片(EMAC) 140的状态及控制 接口。在网络控制模块(control module) 300中，存在着一块配置寄存器 (descriptor memory)。这块酉己置寄存器(descriptor memory)每4个字长^(乍 为一个描述子(descriptor),描述子是用来描述内存中一个以太网包
(packet)的数据结构。应用程序如以一个以太网包(packet)提交发送， 则需要申请一个描述子(descriptor),根据该以太网包(packet)的大小等 具体情况填充相应的描述项，然后加挂到以太网控制芯片(EMAC) 140的描 述子(descriptor)发送队列中。以太网控制芯片(EMAC) 140自动发送完 上一个描述子(descriptor)对应的以太网包(packet)后就会处理当前的 一个，直到队列为空为止。
参见图3，上位机(服务器)终端交互模块实现上位机与视频采集装置 中网络控制模块300间的通信，并可实时显示接收到的视频数据，同时还可 以控制网络控制模块300采集的视频格式，并以特定的格式存储视频数据。 上位机与网络控制模块300之间的通信使用UDP协议，并利用多线程实现网 络通信中的实时数据处理，包括广播线程、应答线程、接收线程、显示图像 线程、数据统计线程、存储线程以及数据转换线程。上位机在启动之后，随 即创建上述各线程，然后广播线程就开始向网络发送链接(LINK)包。当接 收线程接收到网络视频采集装置对广播包的响应后，上位机将暂停广播线程， 并由应答线程开始向网络视频采集装置发送带有该装置的SN序列号和MAC 地址信息的链接包。当接收线程接收到采集装置发送过来的协议包后，该线程将分析该协议包中的视频的制式、帧号、分辨率等信息，进行相应的配置;
并根据协议包的格式，将选择相应的应答包格式重发标志resend、通道和 制式的选择、复位标志等，并由应答线程进行回复。在接收线程接收到相应 的视频数据后，将通知显示图像线程将相关图像数据显示出来，同时根据需 要利用存储线程存储相应的接收数据。数据转换线程可以实现接收到数据类 型的转换，数据统计线程将统计整个接收过程中相关数据信息。
视频采集装置采用FLASH上电自举，系统运行后，先对DSP芯片130硬 件初始化、中断向量初始化、以太网控制芯片(EMAC) 140初始化。以太网 控制芯片(EMAC) 140初始化主要完成对以太网控制芯片(EMAC) 140的配置， 初始化数据缓冲区、数据包、状态区，设置以太网控制芯片(EMAC) 140的 配置结构并打开以太网控制芯片(EMAC) 140资源。禁止中断，等待上位机 发送链接(LINK)包，尝试建立连接，此时接收端不停的向网络发送链接(LINK) 包，当视频采集装置接收到该链接(LINK)包后，提取链接(LINK)包中由 上位机分配给网络视频采集装置的序列号、上位机的ip地址、初始采集通道 选择和系统是否软复位的标志位，并向上位机发送一个链接(LINK)包已接 收到的回应包来通知视频采集装置停止发送广播包。如果系统是软复位后重 新开始尝试建立连接，则提取链接(LINK)包中对应的按键信息，来完成对 VGA接口视频信号和模拟视频信号CVBS接口输入的制式初始化；若是初次建 立连接，则手工完成对按键的输入操作。进行I2C总线初始化，通过I2C总 线初始化模拟视频解码芯片和模数转换芯片。
打开视频音频输入输出接口 0 (VPO)，设置为BT656格式的视频来完成 对模拟视频信号CVBS接口视频信号的采集；打开视频音频输入输出接口 1(VP1)，设置为16位YC模式来采集VGA接口视频信号的上半行；打开视频 音频输入输出接口2 (VP2)，设置为16位YC模式来采集VGA接口视频信号 的下半行，始能各视频音频输入输出接口 (VP)。根据提取出来的"初始采集 通道选择"位，判断下一步进行那个输入通道视频信息采集。
若该位为1则进入到VGA接口视频信号的采集与发送循环中，先查询采 集进行的状态，如果一帧图像采集完成则向下运行，否则继续査询采集进行 状态。通过DSP芯片130的GPIO接口读取VGA接口视频信号是否有效的标志 valid值，若valid^则此时输入无效，等待一定时间后循环读取valid值， 直到valid值为l时，网络视频采集装置向上位机发送一个复位包，此复位 包中包括该装置的序列号、上位机的ip地址、以及按键对VGA接口视频信号 和模拟视频信号CVBS接口输入制式初始化信息，采集装置进行软复位，当接 收端接收到复位包后提取有用信息，重新向该装置发送链接(LINK)包，该 链接(LINK)包中包括从复位包中提取出来的初始化信息，这样就避免了接 收端再次手动对它的序列号、上位机的ip地址等信息的输入，在该装置上也 避免了使用按键再次对VGA接口视频信号及模拟视频信号CVBS制式的选择， 减少人工干预；若valid^则向下执行，与上位机进行协商，做接收的准备、 根据分配的序列号和上位机ip，以及图像信息填充协商包，填充好后向上位 机发送协商包，上位机接收到协商包后向采集装置发送回应协商包完成握手， 在回应协商包中包括下一帧采集VGA接口视频信号或模拟视频信号CVBS选择
位等信息，采集装置接收到协商回应包后返回上位机的命令字，同时留下一 个未被响应的发送中断，如果协商超时则重新协商，从返回的上位机命令字 中提取下一帧相关信息，允许上面留下的未被响应的发送中断向cpu发送中断申请，开始发送，上位机接收普通数据包存储，当发送完一帧图像后再次返 回到判断"采集通道选择"位，进行循环采集发送。
当"采集通道选择"位为0时，进入到模拟视频信号CVBS的采集与发送 循环中，首先判断此时是否位于第一场中，如若是则等待一定时间后再次判 断，否则向下执行查询采集进行的状态，如果一帧图像采集未完成则继续査
询采集进行状态，否则与上位机进行协商，接下来的其它操作步骤和VGA接
口视频信号通道操作一样。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能认定本发明的具体实施方式
仅限于此，对于本发明所属技术领域的普通 技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演 或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。
1权利要求
1、基于FPGA芯片和DSP芯片开发的网络实时视频采集装置，其特征在于该网络实时视频采集装置包括视频采集模块(100)、视频信号处理模块(200)、网络控制模块(300)、按键切换与网络协议的握手控制模块和上位机终端交互模块；视频采集模块(100)用于采集视频信号；视频信号处理模块(200)用于视频信号处理；网络控制模块(300)用于控制网络；按键切换与网络协议的握手控制模块用于控制计算机制式或模拟视频信号制式；上位机终端交互模块用于实现上位机与网络控制模块(300)间的通信、实时显示接收到的视频数据、控制网络控制模块(300)采集的视频格式、存储视频数据；通过摄像头或计算机VGA接口输入的视频信号，经视频采集模块(100)转换成数字RGB信号，由视频信号处理模块(200)对数字RGB信号进行色度空间转换、降频处理以及数据重排，再把亮度信号Y送到DSP芯片(130)，经过外部SDRAM的存储后由DSP芯片(130)根据上位机的请求和网络协议通过外部网络控制芯片(310)发送视频数据至上位机。
2、 根据权利要求1所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的视频采集模块(100)包括模拟视频解码芯片 (110)、视频音频输入输出接口和模数转换芯片(120)，模拟视频解码芯片(110) 和模数转换芯片(120)由DSP芯片(130)通过总线控制进行芯片的初始化设 置，模拟视频解码芯片(110)采集模拟视频信号并将模拟视频信号转换为数 字亮度信号Y，模数转换芯片采集计算机信号并将计算机信号转换为数字RGB 信号，数字亮度信号Y直接送到DSP芯片(130)。
3、 根据权利要求1所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的视频信号处理模块(200)由检测模块(230)、识别模块(220)、色度空间转换模块(210)、亮度增强算法模块(240)和行存数据 重排序模块(250)构成，数字RGB信号经检测模块(230)检测后，由识别模块 (220)检测输入计算机信号的制式，然后通过色度空间转换模块(210)实现对 数字RGB信号到数字亮度信号Y的色度空间转换，再由亮度增强算法模块(240)实现对输入图像的对比度增强和亮度增强，最后通过行存数据重排序模块 (250)实现对数据行存控制、数据重排、时钟二分频和降频处理。
4、 根据权利要求3所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的检测模块(230)检测输入计算机信号的稳定性， 包括计算机接口插拔检测和意外掉电检测;所述的识别模块(220)检测输入计 算机信号的制式;所述的色度空间转换模块(210)实现对数字RGB信号到数字 亮度信号Y的色度空间转换;所述的亮度增强算法模块(240)实现对输入图像 的对比度增强和亮度增强;所述的行存数据重排序模块(250)实现对数据行存 控制、数据重排、时钟二分频和降频处理，采用两条行存进行轮流发送和存 储，把原来8位亮度信号Y扩展为16位亮度信号Y输出。
5、 根据权利要求1所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的网络控制模块(300)，由以太网控制芯片(140) 与数据管理接口两部分组成，其中以太网控制芯片(140)为网络数据通道，数 据管理接口为以太网控制芯片(140)的状态及控制接口 ，在网络控制模块(300) 中包括一块配置寄存器。
6、 根据权利要求1所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的按键切换与网络协议的握手控制模块，包括扩 展的键盘输入控制器和按键，按键控制计算机制式或控制模拟视频信号制式。
7、根据权利要求1所述的基于FPGA芯片和DSP芯片开发的网络实时视频采 集装置，其特征在于所述的上位机终端交互模块中，上位机与网络控制模 块(300)之间的通信使用UDP协议，并利用多线程实现网络通信中的实时数据处理，包括广播线程、应答线程、接收线程、显示图像线程、数据统计线程、 存储线程以及数据转换线程。
全文摘要
本发明公开了一种基于FPGA芯片和DSP芯片开发的网络实时视频采集装置，该装置包括视频采集模块、视频信号处理模块、网络控制模块、按键切换与网络协议的握手控制模块、上位机终端交互模块，实现对模拟视频信号/模拟电视信号或高分辨率计算机信号的高速实时采集和网络传输。基于该视频采集硬件平台上，自主开发上位机和视频采集装置之间的网络握手协议，可灵活设置协商包中的具体数据以控制采集装置的工作状态，实现多个视频采集装置的网络智能控制。本装置采用小容量FPGA芯片和中等性能的DSP芯片构成，可广泛应用于企业/家庭的安防系统、计算机设备运行界面的实时视频监控、智能汽车视觉辅助驾驶等领域。
文档编号H04N7/24GK101478670SQ200810236538
公开日2009年7月8日 申请日期2008年12月30日 优先权日2008年12月30日
发明者瑜 刘, 刘荣国, 斌 张, 葛晨阳, 豪 郑 申请人:西安交通大学