使用于多个cpu的实时时钟校时电路的制作方法
【技术领域】
[0001]本实用新型与一种校时电路有关，特别是指一种使用于多个CPU的实时时钟校时电路。
【背景技术】
[0002]由于实时时钟(Real-Time Clock)可通过频率信号计算实际时间，因此，一般个人计算机、手机、服务器等电子设备，通常会设置实时时钟以计算实际时间。而公知的实时时钟，一般与电子设备的CPU电性相接，抑或直接内建于CPU中，当电子设备具有多个CPU时，该等CPU通常分别具有独立的实时时钟计算实际时间，而该电子设备的接口设备，通常亦设有实时时钟供计算实际时间。
[0003]请参阅图1所示，为公知使用于多个CPU的实时时钟的电路方块图，公知电子设备中，各个CPU 1、4、7分别供通信、控制以及面板之用，其中CPU I更连接有外部网络200，另外该等CPU 1、4、7皆分别内建有一实时时钟2、5、8，而该等实时时钟2、5、8皆可分别进行计算实际时间，但是，该等实时时钟2、5、8所计算的实际时间难免存在有误差，因此随着运作时间增加，误差亦将日渐显著，并影响使用者的操作使用，若欲针对该等实时时钟2、5、8进行校时，则必须随时分别对该等实时时钟2、5、8逐一进行校时，因此容易干扰各CPU 1、4、7间的通信。且为使该等实时时钟2、5、8于该电子设备关机或拔除电源之后依然可持续运作，维持正确时间，该等实时时钟2、5、8必须分别连接电池3、6、9，以供该等实时时钟2、5、8运作，如此，将致使该电子设备因广设电池而造成成本上扬。
【实用新型内容】
[0004]有鉴于此，本实用新型的主要目的在于提供一种使用于多个CPU的实时时钟校时电路，其通过单一外部实时时钟供各个CPU统一校时，以消除误差，并减少各个CPU间的通讯干扰，另进一步减少电池的设置，以降低成本。
[0005]为达到上述目的，本实用新型所提供的使用于多个CPU的实时时钟校时电路，其包含有:一外部实时时钟，其连接有一供电用的电池；一作为通信用的第一 CPU，该第一 CPU与外部网络进行连接，且该第一 CPU与该外部实时时钟相连接，其中该第一 CPU内建有一第一实时时钟；一作为控制用的第二 CPU，该第二 CPU与第一 CPU相连接，其中该第二 CPU内建有一第二实时时钟；一作为面板用的第三CPU，该第三CPU与第一 CPU相连接，该第三CPU内建有一第三实时时钟。
[0006]作为优选方案，其中，该外部实时时钟于开机时借由第一 CPU对外部网络取得标准时间，进行校正。
[0007]作为优选方案，其中，该电池为锂电池。
[0008]本实用新型所提供的使用于多个CPU的实时时钟校时电路，借由该第一 CPU可对外部网络取得标准时间，再至外部实时时钟进行校时，该外部实时时钟再将标准时间提供给各个CPU内建的实时时钟，借此，通过该外部实时时钟供各个CPU统一校时，以消除误差，并减少各个CPU间的通讯干扰，且还可进一步降低所需的电能，以减少电池的设置，从而降低成本。
【附图说明】
[0009]图1为公知使用于多个CPU的实时时钟的电路方块图。
[0010]图2为本实用新型连接有外部网络时的电路方块图。
[0011]图3为本实用新型未连接外部网络时的电路方块图。
[0012]附图标记说明
[0013]I CPU2 实时时钟
[0014]3 电池4 CPU
[0015]5实时时钟 6 电池
[0016]7 CPU8 实时时钟
[0017]9 电池
[0018]200 外部网络
[0019]10 外部实时时钟 11电池
[0020]20 第一 CPU21 第一实时时钟
[0021]22 外部网络
[0022]30 第二 CPU31第二实时时钟
[0023]40 第三CPU41第三实时时钟。
【具体实施方式】
[0024]请参阅图2所示，其为本实用新型连接有外部网络时的电路方块图，其揭露有一种使用于多个CPU的实时时钟校时电路，该实时时钟校时机制包含有:
[0025]一外部实时时钟10，其连接有一供电用的电池11，以供该外部实时时钟10所需的电能，使该外部实时时钟10可于失去外部电源讯号时，利用该电池11持续供应该外部实时时钟10所需的电能，使该外部实时时钟10持续不间断地运作，于本实用新型，该电池11为锂电池。
[0026]一第一 CPU 20，作为通信用，可与一外部网络22进行连接，以提供对外通信功能，其中该第一 CPU 20内建有一第一实时时钟21，该第一 CPU 20与该外部实时时钟10相连接。
[0027]一第二 CPU 30，作为控制用，该第二 CPU 30与该第一 CPU 20相连接，其中该第二CPU 30内建有一第二实时时钟31。
[0028]一第三CPU 40，作为面板用，该第三CPU 40与该第一 CPU 20相连接，其中该第三CPU 40内建有一第三实时时钟41。
[0029]请继续参阅图2所示，当开机时若有连网时，可先借由第一 CPU 20向外部网络22取得标准时间，并将标准时间送至外部实时时钟10进行校正，使外部实时时钟10获得标准时间，外部实时时钟10再将标准时间送回给第一 CPU 20，使第一 CPU 20自身的第一实时时钟21获得校时，再由第一 CPU 20向第二 CPU 30及第三CPU 40送出校正值，使第二 CPU 30及第三CPU 40的第二实时时钟31及第三实时时钟41亦获得校时，如此通过第一 CPU 20对外部网络22取得标准时间，并将校正值送至外部实时时钟10进行校正，再由该外部实时时钟10将标准时间提供给第一 CPU 20，再由第一 CPU 20送出校正值给第二 CPU 30及第三CPU 40，使第一 CPU 20、第二 CPU30、第三CPU 40内建的第一实时时钟21、第二实时时钟31、第三实时时钟41皆具有一致的标准时间，从而消除第一 CPU 20、第二 CPU 30、第三CPU40的第一实时时钟21、第二实时时钟31、第三实时时钟41间的误差。
[0030]请继续参阅图3所示，当仅开机而未连网时，外部实时时钟10直接将时间的校正值送给第一 CPU 20，使第一 CPU 20自身的第一实时时钟21进行校正，再由第一 CPU 20向第二 CPU 30及第三CPU 40送出校正值，使第二 CPU 30及第三CPU 40的第二实时时钟31及第三实时时钟41完成校时，如此通过外部实时时钟10将标准时间提供给第一 CPU 20，再由第一 CPU 20送出校正值给第二 CPU 30及第三CPU 40，使第一 CPU 20、第二 CPU 30、第三CPU 40内建的第一实时时钟21、第二实时时钟31、第三实时时钟41同样具有一致的标准时间。
[0031]由于关机时，该外部实时时钟10可利用该电池11维持运作，持续计算实际时间，而各个CPU 20、30、40内建的实时时钟21、31、41则于关机时停止运作，并于开机时再通过该外部实时时钟10提供标准时间并进行校正，藉此，可大幅节省所需消耗的电能，从而达到节约能源的效果，并使本实用新型仅需配置一电池11，即足以供应所需的电能，而可进一步降低成本，达经济效益的増进。
[0032]值得一提的是，该外部实时时钟10可于每次开机均进行校正，并于一间隔时间后再次进行校正，使各个CPU 20,30,40内建的实时时钟21、31、41可维持一致的标准时间，而毋须常常进行校正，以减少各个CPU 20,30,40间的通讯干扰。
[0033]以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
【主权项】
1.一种使用于多个CPU的实时时钟校时电路，其特征在于，其包含有: 一外部实时时钟，其连接有一供电用的电池； 一作为通信用的第一 CPU，该第一 CPU与外部网络进行连接，且该第一 CPU与该外部实时时钟相连接，其中该第一 CPU内建有一第一实时时钟； 一作为控制用的第二 CPU，该第二 CPU与第一 CPU相连接，其中该第二 CPU内建有一第二实时时钟； 一作为面板用的第三CPU，该第三CPU与第一 CPU相连接，该第三CPU内建有一第三实时时钟。2.依据权利要求1所述的使用于多个CPU的实时时钟校时电路，其特征在于，该外部实时时钟于开机时借由所述第一 CPU对外部网络取得标准时间，进行校正。3.依据权利要求1所述的使用于多个CPU的实时时钟校时电路，其特征在于，该电池为锂电池。
【专利摘要】本实用新型公开了一种使用于多个CPU的实时时钟校时电路，其包含数个CPU，可分别供通信、控制及面板之用，且该等CPU皆内建有实时时钟，其中通信用的CPU连接一外部实时时钟，且仅外部实时时钟连接一电池，借此，通过通信用的CPU，可对外部网络取得标准时间，再供外部实时时钟进行校时，并将校正值送回通信用的CPU，提供校正值给自身实时时钟及其他CPU的实时时钟，以避免各CPU因校时而干扰通信，并降低所需电能与减少电池设置，而具环保节能、降低成本的优点。
【IPC分类】G06F1/14
【公开号】CN204695155
【申请号】CN201520150534
【发明人】林睦钧
【申请人】擎宏电子企业有限公司
【公开日】2015年10月7日
【申请日】2015年3月17日