专利名称：电力系统综合参数以太网智能节点装置的制作方法
技术领域：
本实用新型属于工业自动化控制装置，特别涉及一种电力系统综合参数以 太网智能节点装置。.
背景技术：
目前国内外的变电站自动化监控系统中，站内电力运动终端系统通讯网络 大部釆用现场总线技术，它存在着开放性和灵活性不强，同不类型的现场总线 不能相互兼容，无法协同工作，也无法实现信息的无缝集成等缺点。 发明内容
本实用新型的目的在于克服上述技术不足，提供一种自动化、智能化程度 高，节点结构简单、成本低，数据釆集传输速度快的电力系统综合参数以太网 智能节点装置。
本实用新型解决技术问题采用的技术方案是 一种由DSP信号处理电路、 JATG仿真接口电路、时钟电路、复位电路、频率测量电路、开关复位输入电路、 开关控制输出电路、PCD译码电路、存储器扩展电路和电源电路组成电力系统 综合参数以太网智能节点装置，其特点是在系统中设置了以太网接口电路和模 拟量采集电路中的MAX125A/D转换器U7、U8;以太网接口电路由LAN91C111 以太网控制器U14、 74AHCT245双向缓冲器U15、 U16、 DCP10505P电源隔离 芯片U18、 AT93C46串行数据存储器U19、 TG110-S050N2网络隔离变压器U20、 SN74LS03与非门U17A、网线接口 RJ45、晶体振荡器X1、发光二极管Sl、 S2、电阻R17 R42、电解电容CP2、 CP3和电容C15 C17; U14的70~78脚分别接 U16的ll 18脚，101 109脚分别接U15的U 18脚，80~83脚接存储器扩展电 路中的IS61LV6416静态RAM存储器U6的43、 42、 27、 26脚，84~87、 90 94 脚均接地，88、 89脚接3.3V电源，43脚接PCD译码电路中的GAL16V8译码 芯片U10的2脚，96脚接U17A的1、 2脚、DSP信号处理电路中的 TMS320LF2407A微处理器Ul的80脚和存储器扩展电路中的IS61LV6416静态 RAM存储器U6的44脚，97脚接U17A的3脚，98脚接R17的一端，99脚接 R18的一端，R17、 R18的另一端接3.3V电源，1脚接R19、 XI、 C15—端，2 脚接R19、 XI另一端和C16的一端，C15、 C16另端接地，3、 35、 46、 64、 79、 100、 112、 122脚接3.3V电源，13、 18脚接模拟电压3.3VA， 34脚接U1的89 脚，33脚接U1的93脚和U10的4脚，38脚接R35—端，37脚接R34—端， 48脚接R33 —端，40脚接R32 —端，39脚接R30 —端，R30、 R31另 一端接地， R32 R35另一端均接3.3V电源，31脚接U1的23脚，32脚接U1的133脚、 复位电路中的TL7705电源监控芯片U5的5脚和R29的一端，R29的另一端接 3.3V电源，9 12脚分别接U19的3 1脚，8脚接3.3V电源，25脚接S2—端， 24脚接S1—端，S2另一端接R28—端，S1另一端接R27—端，R27、 R28另 一端接3.3V电源，14脚接R26—端，R26另一端接地，20脚接R20、 R25 —端， 19脚接R21、 R24—端，17脚接R22—端和U20的14脚，16脚接R23—端和 U20的16脚，26、 41、 54、 59、 69、 74、 95、 105、 110、 119脚接地，15、 21 脚接电源电路中的电容CFA14—端和电解电容CP4的负极；U15的1脚接PLD 译码电路中的GAL16V8译码芯片U10的19脚，2 9脚分别接U6的7~10、13 16 脚，10脚接地，19脚接U10的18脚，20脚接3.3V电源；U16的1脚接U10的19脚，2 9脚分别接U6的29 32、 35~38脚，IO脚接地，19脚接U10的18 脚，20脚接3.3V电源；U19的5脚接地，6脚接R44—端，8脚接R44的另一 端和3.3V电源；U20的1脚接RJ45的1脚，2脚接R37的一端，3脚接RJ45 的2脚，6脚接RJ45的3脚，7脚接R36的另一端，8脚接RJ45的6脚，9脚 接R25另 一端，11脚接R24另 一端，15脚接R22、 R23另 一端、C17 —端和3.3V 电源，C17另一端接R20、 R21另一端；RJ45的4脚接R38的一端，5脚接R39 的一端，7脚接R40—端，8脚接R41—端，R36、 R37另 一端接CP2的正极， R38、 R39另一端接R42 —端，R40、 R41的另一端接R43 —端，R42、 R43另 一端接CP3的正极；U18的1脚接3.3V电源，2脚接地，5脚接CP2、 CP3的 负极，6脚接模拟电压3.3VA;模拟量采集电路中的MAX125A/D转换器U7的 4、 2、 34脚接三项电压电源UA、 UB、 UC, 5脚接电容C7—端和正5V电源， 31脚接电容C8的一端和负5V电源，6脚接电容C13—端，7脚接电容C10的 一端，8、 36脚接C7 C10的另一端和模拟地AGND, 17脚接16MOSC有源晶 体振荡器U9的4脚、电源和MAX125A/D转换器U8的17脚，18脚接U9的2 脚、地和U8的18脚，25脚接U9的3脚，26脚U10的13脚，27脚接U.1的 89脚，28脚接U10的16脚，29脚接U10的14脚，30脚接U1的21脚，9~24 脚分别接U8的9~24脚、Ull的7 l脚、U12的9 2脚；U8的4、 2、 34脚接 三项电流电源IA、 IB、 IC, 4脚还接电阻R2C2—端和MAX274有源滤波芯片 UI3的13脚，5脚接电容C11 一端和+5V电源，31脚接电容C12—端和-5V电 源，6脚接电容C13—端，7脚接电容C14一端，8、 36脚接电容C11 C14另 一端和模拟地AGND, 25脚接U9的3脚，26脚接U10的3脚，27脚接Ul的 89脚，28脚接U10的16脚，29脚接U9的3脚，30脚接U1的21脚。本实用新型的有益效果是该装置开放性和灵活性强；不同类型的现场总
线能相互兼容，能协同工作，可实现信息的无缝集成；自动化、智能化程度高；
节点结构简单，成本低；数据釆集传输快。
以下结合附图以实施例具体说明。
图l是电力系统综合参数以太网智能节点装置的结构框图。
图2是
图1的DSP信号处理、JIAG仿真接口、时钟、复位、PCD译码和
存储器扩展电路原理图。
图3是图1的频率测量和模拟量采集电路原理图。 图4是图1的开关复位输入电路原理图。 图5是图1的开关控制输出电路原理图。 图6是图1的以太网接口电路原理图。 图7是图1的电源电路原理图。
图中，l-DSP信号处理电路；2-JIAG仿真接口电路；3-时钟电路；4-复位电 路；5-频率测量电路；6-模拟量釆集电路；7-开关复位输入电路；8-开关控制输 出电路；9-以太网接口电路；10-PCD译码电路；ll-存储器扩展电路；12-电源 电路；
具体实施方式
参照附图， 一种电力系统综合参数以太网智能节点装置，由DSP信号处理 电路l、 JATG仿真接口电路2、时钟电路3、复位电路4、频率测量电路5、开 关复位输入电路7、开关控制输出电路8、 PCD译码电路IO、存储器扩展电路 11和电源电路12组成，其特点是在系统中设置了以太网接口电路9 (见附图6)和模拟量釆集电路6中的MAX125A/D转换器U7、 U8;以太网接口电路9(见 附图6)由LAN91C111以太网控制器U14、 74AHCT245双向缓冲器U15、 U16、 DCP10505P电源隔离芯片U18、 AT93C46串行数据存储器U19、 TG110-S050N2 网络隔离变压器U20、 SN74LS03与非门U17A、网线接口 RJ45、晶体振荡器 XI、发光二极管S1、 S2、电阻R17 R44、电解电容CP2、 CP3和电容C15 C17; U14的70 78脚分别接U16的11~18脚，101 109脚分别接U15的U 18脚， 80 83脚接存储器扩展电路11中的IS61LV6416静态RAM存储器U6的43、42、 27、 26脚，84~87、 90~94脚均接地，88、 89脚接3.3V电源，43脚接PCD译 码电路10中的GAL16V8译码芯片U10的2脚，96脚接U17A的1、 2脚、DSP 信号处理电路1中的TMS320LF2407A微处理器Ul的80脚和存储器扩展电路 11中的IS61LV6416静态RAM存储器U6的44脚，97脚接U17A的3脚，98 脚接R17的一端，99脚接R18的一端，R17、 R18的另 一端接3.3V电源，1脚 接R19、 XI、 C15 —端，2脚接R19、 XI另 一端和C16的 一端，C15、 C16另 端接地，3、 35、 46、 64、 79、 100、 112、 122脚接3.3V电源，13、 18脚接模 拟电压3.3VA, 34脚接U1的89脚，33脚接Ul的93脚和U10的4脚，38脚 接R35—端，37脚接R34—端，48脚接R33—端，40脚接R32—端，39脚接 R30—端，R30、 R31另一端接地，R32 R35另 一端均接3.3V电源，31脚接U1 的23脚，32脚接U1的133脚、复位电路4中的TL7705电源监控芯片U5的5 脚和R29的一端，R29的另一端接3.3V电源，9~12脚分别接U19的3~1脚，8 脚接3.3V电源，25脚接S2—端，24脚接S1—端，S2另一端接R28—端，Sl 另一端接R27—端，R27、 R28另一端接3.3V电源，14脚接R26—端，R26另 一端接地，20脚接R20、 R25—端，19脚接R21、 R24—端，17脚接R22—端和U20的14脚，16脚接R23—端和U20的16脚，26、 41、 54、 59、 69、 74、 95、 105、 110、 119脚接地，15、 21脚接电源电路12中的电容CFA14—端和电 解电容CP4的负极；U15的1脚接PLD译码电路10中的GAL16V8译码芯片 U10的19脚，2 9脚分别接U6的7~10、 13 16脚，IO脚接地，19脚接U10的 18脚，20脚接3.3V电源；U16的1脚接U10的19脚，2 9脚分别接U6的29~32、 35 38脚，IO脚接地，19脚接U10的18脚，20脚接3.3V电源；U19的5脚接 地，6脚接R44—端，8脚接R44的另一端和3.3V电源；U20的1脚接RJ45 的1脚，2脚接R37的一端，3脚接RJ45的2脚，6脚接RJ45的3脚，7脚接 R36另一端，8脚接RJ45的6脚，9脚接R25另一端，11脚接R24另 一端，15 脚接R22、 R23另一端、C17—端和3.3V电源，C17另 一端接R20、 R21另一 端；RJ45的4脚接R38的一端，5脚接R39的一端，7脚接R40—端，8脚接 R41 —端，R36、 R37另 一端接CP2的正极，R38、 R39另 一端接R42 —端，R40、 R41的另一端接R43 —端，R42、 R43另一端接CP3的正极；U18的1脚接3.3V 电源，2脚接地，5脚接CP2、 CP3的负极，6脚接模拟电压3.3VA;模拟量釆 集电路6中的MAX125A/D转换器U7的4、 2、 34脚接三项电压电源UA、 UB、 UC, 5脚接电容C7—端和正5V电源，31脚接电容C8的一端和负5V电源，6 脚接电容C13—端，7脚接电容C10的一端，8、 36脚接C7 C10的另一端和模 拟地AGND， 17脚接16MOSC有源晶体振荡器U9的4脚、电源和MAX125A/D 转换器U8的17脚，18脚接U9的2脚、地和U8的18脚，25脚接U9的3脚， 26脚U10的13脚，27脚接Ul的89脚，28脚接U10的15脚，29脚接U10 的1'4脚，30脚接U1的21脚，9 24脚分别接U8的9~24脚、Ull的7 1脚、 U12的9 2脚；U8的4、 2、 34脚接三项电流电源IA、 IB、 IC， 4脚还接电阻R2C2 —端和MAX274有源滤波芯片UI3的13脚，5脚接电容Cll 一端和+5V 电源，31脚接电容C12—端和-5V电源，6脚接电容C13—端，7脚接电容'C14 一端，8、 36脚接电容C11 C14另一端和模拟地AGND， 25脚接U9的3脚， 26脚接U10的3脚，27脚接U1的89脚，28脚接U10的16脚，29脚接U9 的3脚，30脚接U1的21脚。
DSP信号处理电路1 (见附图二)，由TMS320LF2407A微处理器Ul、 X25650EPROM串行数据存储器U13、 74LS04路反相器U3A、 U3B、插排JP1、 JP3、 JP4、电感L1、电阻R2 R5、 R10 R16和电容C2 C4、 C22、发光二极管 DS1、 DS2; Ul的3、 28、 41、 49、 66、 76、 85、 94、 125、 128、 140脚均接地， 58脚接JP3的2脚和C22的一端，C22的另一端接地，133脚接电阻R14—端 和复位电路4中的TL7705电源监控芯片U5的5脚，7脚接R10的一端，137 脚接Rll的一端，83脚接频率测量电路5中的74LS14施密特触发器UFA的2 脚，52、 47、 44、 40脚分别接开关复位输入电路7中的74LS244开关输入/输出 缓冲器U22的18、 16、 14、 12脚，16、 18、 14、 37脚分别接开关控制输出电 路8中的74LS244开关输入输出缓冲器U23的2、 4、 6、 8脚，88脚接U21的 3脚，81脚接开关复位输入电路17中的74LS224开关输入/输出缓冲器U21的 18脚，69脚接U21的1、 19脚,65、 62、 59、 55、 46、 38脚分别接U21的16、 14、 12、 9、 7、 5脚，8脚接U22的1、 19脚，6脚接U23的1、 9脚，2脚接 U3A的l脚，126脚接U3B的3脚，35、 30脚分别接U13的6、 5脚，32脚接 U13的2脚，1脚接P2的2脚，144脚接P2的1脚，142脚接P2的9脚，139、 135脚分别接P2的3、 9脚和11脚，91脚接JIAG仿真接口电路2中的插排P2 的13脚和R9—端，90脚接P2的13脚和R8的一端，122脚接R13的一端，118脚接JP1的2脚，120脚接R12的一端，96脚接U10的5脚，83脚接U10 的4脚，92脚接U11的l脚，97、 82、 84脚分别接U10的1、 2、 3脚，4、 29、
42、 50、 67、 77、 86、 95、 129、 141脚均接3.3V电源,119脚接R15的一端， 10脚接C2、 C3—端，11脚接C3另一端、R5—端，R5另一端接C2另一端， 131脚接U13的1脚，12脚接C4、 Ll的一端，C4另一端接地，Ll另 一端接 3.3V电源，123脚接R6—端,127、 130、 132、 134、 136、 138、 143、 5、 9、 13、 15、 17、 20、 22、 24、 27脚分别接U12的18 11、 Ull的18 11脚，45、
43、 39、 34、 31脚分别接U6的5 1脚。
JIAG仿真接口电路2 (见附图2),由插排P2和电阻R8、 R9组成；R8、 R9另一端均接3.3V电源，P2的4、 8、 10、 12脚均接地。
时钟电路3 (见附图2)，由15MOSC有源晶体振荡器U4和电阻R6组成； U4的2脚接地，3脚接R6的另一端，4脚接3.3V电源。
复位电路4(见附图2)，由TL7705电源监控芯片U5、开关SW1、电容C5、 C6和电阻R7组成；U5的1脚接C6的一端，6脚接R7的一端，4脚接R7、 C6另一端、C5、 SW1—端和地，3脚接C5另一端，7、 8脚接电源VCC, 2脚 接SW1另一端。
频率测量电路5(见附图3)，由74LS14施密特触发器UFA、 TL084放大器 UU2D、 二极管D13、 D14、电阻RF1 RF3组成；UFA的1脚接D13、 D14、 RF3 的一端，D13的另一端接3.3V电源，D14另一端接AGND模拟地；UU2D的4 脚接-5V电源，14脚接RF3另一端和RF2—端，11脚接+5V电源，12脚接RF1 一端和RF2另 一端，RF1另 一端接AGND模拟地，13脚接模拟量釆集电路6 中.的MAX2374有源滤波芯片UU3的13脚和电阻RC22 —端。模拟量釆集电路6 (见附图3),由MAX125A/D转换器U7、 U8、 16MOSC 有源晶体振荡器U9、 74AHCT245双向缓冲器Ull、 U12、 X25650EPROM串行 数据存储器U13、 MAX274有源滤波芯片UU3、 0P07放大器UU1、 TL084放 大器UU2A、 74AHCT245双向缓冲器Ull、 TL084放大器U12A、电压互感器 UV、电流变换器UA、 二极管D1、 D2、 D7、 D8、电阻RU1 RU4、 RA11 RA13、 RA31、 RA32、 RA41、 RA42、 RA21、 RA22、 RC21、 RC22、 RC41、 RC42、 RC31、 RC32、 RC33、 RCll、 RC12、 R11 R14、 R1A1 R1A3、 R3A1、 R3A2、 R4A1、 R4A2、 R2A1、 R2A2、 R2C1、 R2C2、 R4C1、 R4C2、 R3C1、 R3C2、 R3C3、 R1C1、 R1C2、电容CU1 CU5、 CU11 CU15组成；Ull的10脚接地，20脚接3.3V电 源，18 13脚分别接存储器扩展电路11中的IS61LV6416静态RAM存储器U6 的29 32、 35、 36脚，19脚接PCD译码电路10中的GAL16V8译码芯片U10 的17脚；U12的10脚接地，20脚接3.3V电源，19脚接U10的17脚，18~11 脚分别接U6的7~10、 13 16脚；UI3的2脚接R1A1、 R3A1 —端，4脚接R3A2、 R4A2—端，R3A2、 R3A1另一端相接，6脚接R4A1 —端，R4A1、 R4A2另一 端相接，3脚接R2A1—端，1脚接R2A2、 R1C2—端，R2A2、 R2A1另 一端相 接，8、 20脚接模拟地AGND, 14脚接R3C1、 R1C1 —端，R1C1、 R1C2另一 端相接，16脚接R3C3、 R4C2—端，R3C3另 一端接R3C2—端，R3C2、 R3C1 另一端相接，18脚接R4C1—端，R4C1、 R4C2另一端相接，15脚接R2C1 — 端，R2C1、 R2C2另一端相接，17脚接-5V电源，5脚接+5V电源；电流变换器 UA的1、 2脚接电源5A电流，3脚接R11、 D7、 D8、 R13、 CD12、 CD11—端 和U11的2脚，4脚接R11、 D7、 D8另一端、CD13、 CD14、 CD15—端、Ull 的3脚和模拟地AGND; Ull的4脚接CD14另 一端和-12V电源，6脚接CD15、CD11另一端、R12、 R14—端和U12A的3脚，R12、 CD12另一端相接，R14、 R13另一端相接，7脚接CD13另一端和+12V电源；UU3的2脚接RA11 、 RA31 一端，4脚接RA32、 RA42—端，6脚接RA41 —端，RA41、 RA42另一端相接， 3脚接RA21—端，1脚接RA22、 RC12—端，RA21、 RA22另一端相接，8、 20脚接模拟地AGND, 14脚接RC31、 RC11—端，RCll、 RC12另一端相接， 16脚接RC42、 RC33 —端，RC33另一端接RC32—端，RC32、 RC31另一端相 接，18脚接RC41—端，RC41、 RC42另一端相接，15脚接RC21—端，RC21、 RC22另一端相接，17脚接-5V电源，5脚接+5V电源；UV的1脚接RU1的一 端，2脚和RU1的另一端接100V电源，3脚接D1、 D2、 RU3、 CU1、 CU2 — 端和UU1的2脚，4脚接D1、 D2另一端、CU4、 CU3、 CU5 —端、UU1的3 脚和模拟地AGND, UU1的4脚接CU4另一端和电源电路12中的电源七线接 口 P2的5脚-12V电源，6脚接CU1、 CU3另 一端、RU2、 RU4 —端和UU2A 的3脚，CU2、 RU2另一端相接，RU3、 RU4另一端相接，7脚接CU13另一端 和+12V电源电路12中的电源七线接口 P2的6脚+12V电源；UU2A的2脚接1 脚、RA13的 一端，RA13另一端接RA12—端，RA12、 RA11另一端相接，4 脚接-5V电源。11脚+5V电源。
开关复位输入电路7(见附图4),由74LS244开关量输入/输出缓冲器U21、 U22,光电耦合器U24 U31、 U36 U39、发光二极管LED1 LED12和电阻排 RP1 RP4组成；U21的2、 4、 6、 8、 11、 13、 15、 17脚分别接U24 U31的4 脚、电阻排RP2各电阻的一端，20脚接U22的20脚和3.3V电源，IO脚接地， PR2的各电阻另一端接地；U24 U31的1脚分别接LED1 LED18的一端， U24 U31的2脚分别接RP1的各电阻一端，RP1各电阻另一端接地，U24 U31.的3脚均接UCC电源，LED1 LED18的另 一端分别接变电站一次设备电流互感 器CT的YXINO YXIN4脚、电压互感器PT的YXIN5 YXIN7脚；U22的2、 4、 6、 8脚分别接U36 U39的4脚和RP4的各电阻一端，RP4的各电阻另一端 接地，10脚接地；U36 IB9的1脚分别接LED9 LED12的一端，2脚分别接 RP3各电阻一端，RP3各电阻另一端接地，3脚均接电源VCC, LED9 LED12 另一端分别接变电站一次设备电流互感器CT的YXIN8、 YXIN9和电压互感器 PT的YXINll、 YXIN的12脚。
开关控制输出电路8(见附图5 )，由74KS244开关量输入/输出缓冲器U23、 SN75452继电器驱动器U40、 U41、光电耦合器U32 U35、电阻排RP5、 RP6 和发光二极管LED13 LED16组成；U23的20脚接3.3V电源，10脚接地，'18、 16、14、12脚分别接LED13 LED16—端；U32 U35的1脚分别接LED13 LED16 的另一端，2脚分别接RP5的电阻一端，RP5的电阻另一端接地，3脚接+5V电 源，U32的4脚接U40的1、 2脚，U33的4脚接U40的6、 7脚；U34的4脚 接U41的1、 2脚；U35的4脚接U41的6、 7脚，U32 U35的4脚还分别接 RP6各电阻一端，RP6的各电阻另一端接地；U40的3、 5脚接变电站控制回路 的继电器，4脚接U41的4脚和模拟地AGND, 8脚接U41的8脚和+5V电源； U41的3、 5脚接变电站控制回路的继电器。
PCD译码电路10(见附图2)，由GAL16V8译码芯片U10组成；U10的6~9、 11脚接U6的4 1、 5脚，10脚接地，20脚接VCC电源，12脚接JP2的1脚， 15脚接U7的28脚。
存储器扩展电路ll (见附图2),由IS61LV6416静态RAM存储器U6和插 排JP2组成；U6的6脚接JP2的2脚，11脚接3.3V电源，12脚接地，17脚接JP2的3脚，18 21脚分别接U1的48、 51、 53、 57脚,24、 25脚接Ul的64、 61脚，33脚接3.3V电源，34、 39、 40脚接地，41脚接U10的93脚和U10的 4脚。
电源电路12 (见附图7),由TPS7333电源芯片U2、插排P1、电源七线接 口 P2、开关SW2、电感线圈L2 L6、电解电容CP1、 CP4 CP8、电容C1、 CFA14、 CF1、 CF1 CF9、 CF11 CF17、 CF19、 CF21、 CF22、 CF40、 CF41、 CFU2、 CFU3、 CFU5、 CFU7、 CFU12、 CFU13、 CFU15、 CFU17、 CFL7、 CFL8、 CFU2、 CFU3、 CFU5、 CFU7、 CFA2、 CFA3、 CFA5、 CFA7、 CFA14组成，Pl的1脚接SW2 一端，2、 3脚搪地；L3的一端接P2的1脚、L6 —端、模拟电压3.3VA、 CPI 正极、R1 —端和U2的5、6、7脚，L3的另一端接CF1、CF3、CF4、CF6、CF11 CF17、 CF19、 CF21、 CF22 —端和CP6正极，L2的一端接VCC电源和SW2的另一端， L2的另一端接CF2、 CF5、 CF9的一端和CP5的正极，CF2、 CF5、 CF9的另一 端接CP5、 CP6的负极、CF1、 CF3、 CF4、 CF6、 CF11 CF17、 CF19、 CF21、 CF22的另一端和地；U2的l、 2脚接C1的一端、CP1负极和地，3、 4脚接Cl 的另 一端和VCC电源，8脚接Rl另 一端；L6另 一端接CPA14 —端和CP4正极， L4的一端接P2的3脚+5V电源，L4另 一端接CF7、 CF8、 CF40、 CF41、 CFU2、 CFU3、 CFU5、 CFU7、 CUF12、 CFU13、 CFU15、 CFU17和CP8的正极；L5 的一端接P2的3脚画5V电源，L5的另 一端接CF17、 CF18、 CFV2、 CFV3、 CFV5、 CFV7、 CFA2、 CFA3、 CFA5、 CFA7—端和CP7的正极，CF17、 CF18、 CFV2、 CFV3、 CFV5、 CFV7、 CFA2、 CFA3、 CFA5、 CFA7的另一端接CP7、 CP8的 负极、CF7、 CF8、 CF40、 CF41、 CFU2、 CFU3、 CFU5、 CFU7、 CUF12、 CFU13、 CFU15、 CFU17的另一端和AGND模拟地；P2的7脚接地，5、 6脚接-、+12V电源，1、 2脚接+、 ^V电源。
该装置釆用正C61850体系的变电站自动化系统设计思想，以 TMS320LF2407A数字信号处理器Ul和嵌入式操作系统UC/OS-II为平台，与 LANGlClll以太网控制器U14和TCP/IP协议栈LWIP结合，组成基于嵌入式 以太网的电力系统综合参数釆集控制节点，用简单高效的方法实现数据的釆集、 处理与通讯。
权利要求1、一种电力系统综合参数以太网智能节点装置，由DSP信号处理电路(1)、JATG仿真接口电路(2)、时钟电路(3)、复位电路(4)、频率测量电路(5)、开关复位输入电路(7)、开关控制输出电路(8)、PCD译码电路(10)、存储器扩展电路(11)和电源电路(12)组成，其特征在于在系统中设置了以太网接口电路(9)和模拟量采集电路(6)中的MAX125A/D转换器U7、U8；以太网接口电路(9)由LAN91C111以太网控制器U14、74AHCT245双向缓冲器U15、U16、DCP10505P电源隔离芯片U18、AT93C46串行数据存储器U19、TG110-S050N2网络隔离变压器U20、SN74LS03与非门U17A、网线接口RJ45、晶体振荡器X1、发光二极管S1、S2、电阻R17～R44、电解电容CP2、CP3和电容C15～C17；U14的70～78脚分别接U16的11～18脚，101～109脚分别接U15的11～18脚，80～83脚接存储器扩展电路(11)中的IS61LV6416静态RAM存储器U6的43、42、27、26脚，84～87、90～94脚均接地，88、89脚接3.3V电源，43脚接PCD译码电路10中的GAL16V8译码芯片U10的2脚，96脚接U17A的1、2脚、DSP信号处理电路(1)中的TMS320LF2407A微处理器U1的80脚和存储器扩展电路(11)中的IS61LV6416静态RAM存储器U6的44脚，97脚接U17A的3脚，98脚接R17的一端，99脚接R18的一端，R17、R18的另一端接3.3V电源，1脚接R19、X1、C15一端，2脚接R19、X1另一端和C16的一端，C15、C16另端接地，3、35、46、64、79、100、112、122脚接3.3V电源，13、18脚接模拟电压3.3VA，34脚接U1的89脚，33脚接U1的93脚和U10的4脚，38脚接R35一端，37脚接R34一端，48脚接R33一端，40脚接R32一端，39脚接R30一端，R30、R31另一端接地，R32～R35另一端均接3.3V电源，31脚接U1的23脚，32脚接U1的133脚、复位电路(4)中的TL7705电源监控芯片U5的5脚和R29的一端，R29的另一端接3.3V电源，9～12脚分别接U19的3～1脚，8脚接3.3V电源，25脚接S2一端，24脚接S1一端，S2另一端接R28一端，S1另一端接R27一端，R27、R28另一端接3.3V电源，14脚接R26一端，R26另一端接地，20脚接R20、R25一端，19脚接R21、R24一端，17脚接R22一端和U20的14脚，16脚接R23一端和U20的16脚，26、41、54、59、69、74、95、105、110、119脚接地，15、21脚接电源电路(12)中的电容CFA14一端和电解电容CP4的负极；U15的1脚接PLD译码电路10中的GAL16V8译码芯片U10的19脚，2～9脚分别接U6的7～10、13～16脚，10脚接地，19脚接U10的18脚，20脚接3.3V电源；U16的1脚接U10的19脚，2～9脚分别接U6的29～32、35～38脚，10脚接地，19脚接U10的18脚，20脚接3.3V电源；U19的5脚接地，6脚接R44一端，8脚接R44的另一端和3.3V电源；U20的1脚接RJ45的1脚，2脚接R37的一端，3脚接RJ45的2脚，6脚接RJ45的3脚，7脚接R36另一端，8脚接RJ45的6脚，9脚接R25另一端，11脚接R24另一端，15脚接R22、R23另一端、C17一端和3.3V电源，C17另一端接R20、R21另一端；RJ45的4脚接R38的一端，5脚接R39的一端，7脚接R40一端，8脚接R41一端，R36、R37另一端接CP2的正极，R38、R39另一端接R42一端，R40、R41的另一端接R43一端，R42、R43另一端接CP3的正极；U18的1脚接3.3V电源，2脚接地，5脚接CP2、CP3的负极，6脚接模拟电压3.3VA；模拟量采集电路(6)中的MAX125A/D转换器U7的4、2、34脚接三项电压电源UA、UB、UC，5脚接电容C7一端和正5V电源，31脚接电容C8的一端和负5V电源，6脚接电容C13一端，7脚接电容C10的一端，8、36脚接C7～C10的另一端和模拟地AGND，17脚接16MOSC有源晶体振荡器U9的4脚、电源和MAX125A/D转换器U8的17脚，18脚接U9的2脚、地和U8的18脚，25脚接U9的3脚，26脚U10的13脚，27脚接U1的89脚，28脚接U10的15脚，29脚接U10的14脚，30脚接U1的21脚，9～24脚分别接U8的9～24脚、U11的7～1脚、U12的9～2脚；U8的4、2、34脚接三项电流电源IA、IB、IC，4脚还接电阻R2C2一端和MAX274有源滤波芯片UI3的13脚，5脚接电容C11一端和+5V电源，31脚接电容C12一端和-5V电源，6脚接电容C13一端，7脚接电容C14一端，8、36脚接电容C11～C14另一端和模拟地AGND，25脚接U9的3脚，26脚接U10的3脚，27脚接U1的89脚，28脚接U10的16脚，29脚接U9的3脚，30脚接U1的21脚。
专利摘要本实用新型属于工业自动化控制装置，特别涉及一种电力系统综合参数以太网智能节点装置，由DSP信号处理电路(1)、JATG仿真接口电路(2)、时钟电路(3)、复位电路(4)、频率测量电路(5)、开关复位输入电路(7)、开关控制输出电路(8)、PCD译码电路(10)、存储器扩展电路(11)和电源电路(12)组成，在系统中设置了以太网接口电路(9)和模拟量采集电路(6)中的MAX125A/D转换器U7、U8；该装置开放性和灵活性强；不同类型的现场总线能相互兼容，能协同工作，可实现信息的无缝集成；自动化、智能化程度高；节点结构简单，成本低；数据采集传输快。
文档编号H04L12/02GK201234163SQ20082001439
公开日2009年5月6日 申请日期2008年7月15日 优先权日2008年7月15日
发明者任志玲, 静 刘, 刘国鹏, 刘桂芬, 李文江, 李美颐, 亮 杨, 汪玉凤 申请人:李美颐