专利名称：一种基于多跳的无线通信设备的制作方法
技术领域：
本发明属于无线通信设备，具体地讲是一种基于无线自组织网络的无线通信设备，该设 备适用于现有通信设备无法覆盖区域，或者现有通信设备遭受不可抗拒因素破坏导致无法利 用正常通信手段通信的区域，或者是利用现有通信手段实现架设代价太高的区域。比如有线 通信架设昂贵、无线基站很难覆盖的偏远山区；遭受自然灾害如地震、水灾破坏现有通信设 施导致无法正常通信的地区；地形较为复杂的矿井以及其他应急通信场合。
背景技术：
目前现有通信系统，不管是有线还是无线通信，都是基于核心网络+基站的方式；上述 通信系统对环境(如电力、地形等)的依赖性太高，而且建设和维护成本很高，这就导致现 有通信系统比较适用于一般公众通信，在一些专用领域特殊环境下很难利用现有通信系统进 行有效通信。
本发明主要是想解决一些专用领域特殊环境对无线通信的需求，是对现有通信系统的补 充；本发明主要是利用AdHoc无线自组织网络技术，并结合现代移动通信技术解决专用领域 特殊环境下对无线通信的需求。Ad Hoc无线自组织网络技术是今后将被广泛应用的新技术， 具有广阔的应用前景，该技术具有如下特点
(1) 自组织自组网相对常规通信网络而言，最大的区别就是可以在任何时刻、任何地点 不需依靠基础设施的支持，快速构建起一个移动通信网络。
(2) 多跳路由当节点要与其覆盖范围之外的节点进行通信时，需要中间节点的多跳转发。 Ad Hoc网络中的多跳路由是由普通的网络节点完成的。网络中的每一个网络节点扮演着多个 角色，它们可以是服务器、终端，也可以是路由器。更重要的是，由于网络拓扑结构的变化， 网络路由是随时变化的。网络拓扑结构变化的不可预知性增加了路由的难度。
(3) 动态变化的网络拓扑结构自组网中，网络节点可以以任意速度和任意方式在网中移 动，加上无线发送装置发送功率的变化、无线信道间的互相干扰因素、地形等综合因素的影响，节点间通过无线信道形成的网络拓扑结构随时可能发生变化，而且变化的方式和速度都 是不可预测的，网络拓扑结构会出现分割和合并。
这些特点是传统固定网络或移动网络等需要基础设备的网络所不具备的，灵活性是Ad Hoc网络区别于其他网络的最显著的优点。
发明内容
本发明的目的是提供一种利用Ad Hoc无线多跳网络设备，该设备能够在不依赖于现有通 信设施情况下，就能提供快速、灵活、自动构建无线通信网络，并能够实现多种业务传输的 专用无线设备。该设备应用于有线通信架设昂贵、无线基站很难覆盖的偏远山区；遭受自然 灾害如地震、水灾破坏现有通信设施导致无法正常通信的地区；地形较为复杂的矿井以及其 他应急通信场合。
本发明是通过以下技术方案实现的 一种基于多跳的无线通信设备，其特征在于包括与 微处理器1相连的逻辑转换模块2、存储器、时序调整模块6，其中所述时序调整模块6的另 一部分输入/输出端分别与收发模块10、基带处理模块11、数字语音编解码器7相应的输入/ 输出端相连，所述数字语音编码器7的另一输出端与语音功放模块8相连，数字语音编码器 7的另一输入端与语音放大器9相连，所述收发模块外接天线。
作为优选的技术方案
所述时序调整模块6采用现场可编程门阵列电路；所述基带处理模块11采用直接序列扩
频基带处理器；所述微处理器1还接有RS232串行通信接口；所述存储器包括静态存储器3 和闪存模块4，分别与微处理器l相连；所述语音放大器9采用功率大于1W的集成电路，所 述微处理器1还接有调试模块5。
本发明具有以下优点
1. 本发明提供的设备具有比较强的抗干扰能力基带处理模块采用直接序列扩频基带处 理器，扩频通信中的直接序列扩频(DSSS)技术增强了系统的抗干扰能力，扩频通信用远大
于信息带宽的宽带信号来传输信息，具有很好的抗噪声干扰能力，同时由于扩频码的自相关 和互相关特性，扩频通信系统具有很强的抗多径干扰的能力，本发明满足了野外施工、煤矿 井下、军事应用等对抗干扰要求比较强的要求。
2. 本发明的话音功放的功率比较大本发明的话音功放在1W以上，满足了背景噪声比
较大的应用场合的要求，比如煤矿井下作业面、野外开采、抢险救灾等。
3. 本发明体积小，电池供电，便于携带。本发明采用锂电池供电，体积小，重量轻，满，比如煤矿开采、战时临时坑道、救灾抢险等场合。
4. 本发明的功耗小。本发明的待机时间长达12小时以上，有效工作时间2小时以上， 满足工作时间较长而又不便临时充电的场合。比如井下作业面、救灾抢险等场合。
5. 设备的功能扩展性。为了适应将来的应用要求，该发明采用功能强大的微处理器，且 时序调整模块也采用可编程器件，使得整个设备的功能扩展只要修改相应的软件就可以了。
6. 本发明承载的主要业务是全网范围内的实时话音广播，即一个拿着移动终端的人说话 时，全网内的其它拿着移动终端的人都要能听到。在带宽允许时，本系统还承载低速数据业 务(本发明的微处理器接有RS232串行通信接口，可以通过它和有线系统实现互连，进行数 据传输)。
7. 两种设备采用同样的硬件结构。本发明由网络节点和移动终端构成，为了便于使用这 两个功能采用同样的硬件结构，具体是那个功能只需在功能切换键上做相应的选择。
下边结合附图和具体实施对本发明做进一步地说明。 图1为本发明实施例的现场使用框图； 图2为本发明实施例的结构框图； 图3为本发明实施例的无线信号处理流程图； 图4为本发明实施例的语音信号处理流程图5为本发明实施例的语音\数据发射框图； 图6为本发明实施例的语音\数据接收框图。
图7为本发明实施例的收发通道发送部分流程图； 图8为本发明实施例的收发通道接收部分流程图； 图9为本发明实施例的语音部分实现结构示意图； 图10为本发明实施例的基带数据流通道实现框图； 图11为本发明实施例的HDLC实现原理图。
具体实施例方式
所述时序调整模块6采用现场可编程门阵列电路；所述基带处理模块11采用直接序列扩 频基带处理器；所述微处理器1还接有RS232串行通信接口；所述存储器包括静态存储器3 和闪存模块4，分别与微处理器l相连；所述语音放大器9采用功率大于1W的集成电路，所 述微处理器1还接有调试模块5。本发明在使用时分为网络节点和移动终端两种状态，为了便于使用，这两种功能采用同 样的硬件结构，具体是那个功能只需通过功能切换键操作逻辑转换模块做相应的选择。
图1为本发明基于Ad Hoc网络的现场使用框图，从图中可以看出由网络节点(A-D)和 移动终端(a-e)构成了一种无线分组中继网。该通信网络在有通信业务需求的场合临时构建， 承载的主要业务是全网范围内的实时话音广播，即一个拿着移动终端的人说话时，全网内的 其它拿着移动终端的人都要能听到。在带宽允许时，本系统还承载低速数据业务(移动终端 和网络节点上都有RS232串行通信接口，可以通过它和有线系统实现互连，进行数据传输)。
网络节点构成网络的基本架构，主要负责全网路由的建立和维护，此外还负责无线MAC 接入协调、链路的控制以及转发移动终端的业务数据等。在建立网络时，首先要将各个网络 节点摆放在合适的位置，让网络的覆盖范围达到最大并要保证各网络节点之间的距离都在各 自的信号范围内。经过一段时间网络构建完成并稳定后，网络节点就处于网络构建完成时的 位置直到通信任务完成拆除网络。而手持移动终端相对于网络节点来说是处于移动状态的， 它提供人机接口，以及向网络提交用户业务的申请、发送、接收和结束业务等应用功能。移 动终端如果没有业务请求，则会处于接收的状态，随时准备接收网络节点转发来的数据或是 网络节点发出的一些控制信息；如果移动终端有业务请求，则先要选定网络中的一个网络节 点并向其申请链路以获得整条链路的使用权，收到申请的网络节点根据路由表来建立链路，
链路建立后通知移动终端允许其发送业务数据，移动终端得到网络节点的接入确认后以时分 突发的方式发送业务数据。该网络节点收到移动终端的业务数据后，根据它所保有的路由表 向下一个网络节点也以时分突发的方式转发业务数据，后面的节点收到转发数据后继续向下 转发，直到业务数据完成在全网的广播。在可以提供逻辑线性拓扑结构的应用场合，PRTN可 以提供全网范围内的实时话音广播业务，同时能提供更大的覆盖范围，因而本系统能够更好 的发挥作用。工作过程如图3、图4所示。
实施例在业务背景的要求下，我们定义了系统的技术指标，具体如下
1) 采用32Kbps的CVSD数字话音编码。
2) 基带采用11位PN码的直接序列扩频(DSSS)和BPSK数字调制，空中信息传输速率为 1Mbpsc
3) 系统工作在2. 4GHz的频段，占用带宽为22MHz，发射功率为20dBm。
4) 各个移动终端都工作在半双工方式，并只和网络节点之间通信。
5) 主要提供实时话音广播业务，在带宽允许时可以进行中低速率的数据通信(如:9600波特或57600波特)
6) 移动终端工作模式和网络节点工作模式可以通过选择开关来手动设置
7) 设备从逻辑上分为移动终端和网络节点，这两类统一编址
8) 采用3.6V电池供电 通信系统主要实现实时的话音调度业务和低速率的数据业务。话音调度业务是一种半双
工业务，这种业务对实时性要求比较高；数据业务有两种， 一种是来自串口的低速数据业务、 另一种是打点业务。前一种主要用来传递一些传感器信号，由串口引入，终端触发；后一种 业务主要是用来传递一些全网的工作命令，由PTT (push to talk)和硬件开关配合产生数 据源，内容由程序解释，业务由终端触发。这两种业务的特点都是面向非连接的全网广播业 务。
系统整体硬件设计框图如图2所示，从该图可知，整个系统硬件可以分为两大块，射频 部分和基带部分。
射频部分工作在2.4GHz频段，占用带宽22MHz，包括收发模块10 (采用型号为RF2958 的射频收发器)、放大器(型号为RF5189)和天线等。
基带部分又可分为五个功能模块，分别为微处理器部分、FPGA部分、基带处理器部分、 存储器部分、话音部分。
微处理器部分
本发明的微处理器1采用ATMEL公司的AT91RM9200["]处理器作为核心，AT91RM9200是 完全围绕ARM920T ARM Thumb处理器构建的系统。它有丰富的系统与应用外设及标准的接口 ， 从而为低功耗、低成本、高性能的计算机宽范围应用提供一个单片解决方案。
AT91RM9200包括一个高速片上SRAM工作区及一个低等待时间的外部总线接口，以完成 应用所要求的片外存储器和内部存储器映射外设配置的无缝连接。
高级中断控制器通过多向量，中断源优先级划分及縮短中断处理传输时间来提高ARM920T 处理器的中断性能。
外设数据控制器向所有的串行外设提供DMA (Direct Memory Access)通道，使其与片 内或片外存储器传输数据时不用经过处理器。这就减少了传输连续数据流时处理器的开销。 包含双指针的外设数据控制器极大的简化了 AT91RM9200的缓冲器链接。
电源管理控制器通过软件控制有选择的使能/禁用处理器及各种外设来使系统的功耗保 持最低。它用一个增强的时钟产生器来提供包括慢时钟在内的选定时钟信号，以随时优化功耗与性能。
AT91RM9200集成了许多标准接口，包括USB 2. 0全速主机和设备端口及与多数外设和在 网络层广泛使用的10/100 Base-T以太网媒体访问控制器。
为完善性能，AT91RM9200集成了包括JTAG-ICE、专门UART调试通道(DBGU)及嵌入式的 实时追踪的一系列的调试功能。这些功能使得开发、调试所有的应用特别是受实时性限制的 应用成为可能。
FPGA部分
本发明设计的时序调整模块6采用现场可编程门阵列电路(简称FPGA)，系统采用了Actel 公司的基于Flash开关编程技术的FPGA A3P250芯片，A3P250是ProASIC一系列的一款产品， 该系列产品具有高密度、低功耗、非易失、含有嵌入RAM资源及可编程等特点，此外它还提 供独特的可预置功能，提高了实用性和布线效率，容易满足设计者对性能的要求。
A3P250的资源包括系统门数250k， ASIC门数40k，嵌入的RAM位数36k，嵌入8个512*9 的RAM块资源，四个I/O块和最大157个用户I/O。
FPGA主要用来实现系统的收发通道逻辑，包括话音流收发通道逻辑和基带数据流收发通 道逻辑。
基带处理器部分
本发明的基带处理模块11采用型号为RF3002的产品，它是RFMD公司的一款专门的直接 序列扩频(DSSS)基带处理器，提供PSK和CCK两种调制方式以及IEEE801.il和 Non-IEEE802. 11两种工作模式。
工作在802.11b模式下时，RF3002处理模块包括帧头的产生和提取；自动控制增益； 空信道切入；天线分集；在高速数据速率下对多路信号插入均衡器。
SPI控制口可以对RF3002里的各种寄存器进行配置，包括工作模式、调制方式、PN码码 长和PN码以及其它的一些相关的设置，也可以通过SPI控制口去读取各个寄存器的值。RF3002 通过TX_DATA、 RX—DATA以及时钟线和FPGA里中的HDLC模块进行通信，这在后面会有说明。 另外，RF3002通过I/Q路的信号和射频端的RF2958进行通信，完成基带信号和射频信号的 转换。RF3002的CCA脚和AT91RM9200的10 口相连，用来指示信道是否空闲，为MAC层工作 提供支持。
存储器部分
存储器系统的构成可分为两部分，闪存模块4即FLASH存储器和静态存储器模块3即SRAM存储器。
系统采用SST公司的SST39VF3201 NOR型FLASH芯片，该芯片容量为2M*16个bit。 FLASH 存储器用来存储系统地启动弓I导代码和系统功能代码。
基于低功耗的要求，系统采用了外部SRAM存储器的解决方案，所用芯片为ISSI公司的 高速异步静态RAM IS61WV102416BLL，容量为1M*16个bit。SRAM用来存储系统运行后从FLASH 存储器加载的代码。
话音部分
话音部分主要包括数字语音编码器7(型号为CMX639)、语音功放模块8(型号为MAX4364) 和语音放大器9 (型号为MAX4468)三个芯片，此外还有咪头、喇叭及DC-DC转换器(型号为 MAX1676)。通过咪头把声音信号耦合给音频前置放大器MAX4468，经过放大的信号输入到编 解码芯片CMX639，通过CMX639按照CVSD的编码方式完成了模数转换，然后送给FPGA处理； FPGA送出的数据传给CMX639， CMX639按照CVSD解码算法对FPGA给得数据进行解码从而完 成了数模转换，然后把声音信号输给音频功放MAX4364去做功率放大去推动喇叭发出声音。 MAX1676是一款升压芯片，作用是为MAX4364供电，因为MAX4364输出1W左右的功率时，需 要有5v的供电电压。语音\数据发射与接收的具体过程如图5、图6所示。
下边对语音部分各个芯片作一简单介绍
CMX639是话音编解码芯片，内部集成了输入输出滤波器。话音数据速率可以通过两个引 脚的电平组合来选择，可提供16Kbps、 32Kbps、 64Kbps;可以通过由外部提供编解码时钟， 本系统中采用的时钟是由芯片自身提供的32Kbps的速率。CMX639采用的是CVSD编解码方法。 是在增量调制(AM)基础上发展的一种语音编码方式。CVSD编码方法具有编码简单，数据 速率低，解码容易，信号失真小等优点。适合在无线话音通信中使用。
咪头的主要功能是把声音信号变换为电信号，然后提供给音频低噪声放大器处理；喇叭 的作用是把电信号以一定的功率变成声音信号放出来；MAX1676用于将3. 3v电压变化为5v 电压，为音频功放MAX4364供电。该部分的主要功能是把声音信号按照CVSD压縮算法变化成 数字信号，以及把CVSD数字信号解压縮成声音信号。
MAX4468是MAXIM公司的一款低功耗、低噪声音频放大器，带有SHUTDOWN工作模式，在 这个模式下工作电流仅为5nA，这一点特别适合以电池供电的丰持设备使用；同时它也提供 bias电路，我们可以用它来给咪头供电，降低了电路的复杂性。我们用它作为音频前置放大 器，把咪头输出的电信号放大后输出给CMX639， CMX639编码后输给A3P250处理。MAX4364是MAXIM公司推出的一款桥接式音频功率放大器，在5v供电的时候它能对8Q负 载提供1. 4w的功率(我们用MAX1676来满足5v的供电要求)，具有极低的THD+N(0. 04% lkhz) 和极高的PSRR (68db217hz)，并且有Shutdown控制引脚，有效时静态电流为10nA。我们用 它把CMX639解码后的模拟信号进行功率放大然后去推动喇叭。
MAX1676是MAXIM公司推出的一款高效(94% 200ma)的DC-DC转换器，同时该芯片还集 成了低电压告警电路，这个功能对于用电池供电的设备中是很必要的。该芯片在输入0.7v到 输出电压范围内输出可稳定在5v，且限制电流为1A，我们用这个功能给MAX4364提供5v的 电源。
下边主要针对话音流的收发管道的原理进行描述，对于信令流的收发管道原理类似。 图9中可见，设计中利用了A3P250中的4个RAM块资源，统一映射到AT91RM9200处理 器的内存空间，当正确配置了 AT91RM9200处理器的SRAM控制器后，AT91RM9200处理器就能 够对这4个RAM块进行读写访问，不管话音还是射频数据经过处理后都放到FPGA内部RAM 块中。对于主控制器来说，这样的解决方案提高了系统实现的灵活性。
图7所示，在发送部分中，CMX639将串行的语音编码数据流送到FPGA里的话音数据接 收FIFO模块(包括串并转换)，生成以字节为单位的字节数据，整个话音帧最后读到FPGA话 音发送RAM块中，向ARM申请中断，为了将话音数据进行链路层传输和网络层路由，上层程 序会对原始数据帧进行打包，包括源地址信息、目的地址信息、链路控制信息和其它信令信 息，写入到射频发送RAM块中，由于底层的HDLC模块工作在RF3002的基带处理速率上，为 了适配RF3002与ARM之间的数据传输，同样的构建了另一个异步HDLC发送FIFO,该FIFO 的输出数据再被送到HDLC模块完成HDLC的成帧，成帧的主要工作包括首尾Flag的填充、零 插入和CRC循环冗余校验。最后，HDLC帧数据被送到RF3002，按照802. lib的协议规范生成 基带数据流。
如图8所示，接收部分的工作原理与发送过程相似，只是过程相反。HDLC接收模块通过 首尾Flag检测、零删除和CRC校验等操作将RF3002送来的数据还原成数据包，ARM处理器 从射频接收RAM块中接收到数据包后，从数据包里提取出原始的话音数据，该话音数据再被 写进接收语音播放RAM块，然后经过并串变换送到CMX639从而完成数据接收过程。
逻辑设计实现中可以分为两部分实现话音通道实现和基带数据流通道实现。其中话音 通道主要完成编解码芯片CMX639与AT91RM9200之间的数据传递，基带数据流通道主要完成 基带处理芯片RF3002与AT91RM9200之间的数据传送。话音通道实现
话音部分的实现结构如图9所示，该实现主要有两部分组成， 一个是CVSD话音Decode 部分，另一个是CVSD话音Encode部分。
在接收到ARM的译码开始信号(图中用iDecodeStart表示)后，从SRAM0和SRAM1中 乒乓读取数据，将读出的数据按照译码时钟完成并转串逻辑，并将数据从DECODE OUT输出到 CMX639中去解码。在接收到编码开始信号(图中用iEncodeStart表示)后，将EncodeData 数据按照编码时钟完成串转并逻辑，并乒乓将数据写入到SRAMO和SRAM1，为了使ARM不跳 跃地址读取数据，将乒乓RAM中的数据读出存储到SRAM2中，读完一帧数据后触发编码完成 信号(图中用oEncodeEnd表示)通知微处理器中断。
基带数据流通道实现
这部分用来完成RF3002与ARM内核之间的数据传输，实现框图如图10所示。 从图中可知，该部分的设计有两部分组成 一部分是发送逻辑，另一部分是接收逻辑。 当有数据需要发送时，ARM内核把一帧数据送到射频发送SRAM中，接着使能该模块发送， 接着SRAM数据将陆续搬移到FIFO中，同时完成并串转换，串行数据流将通过HDLC逻辑完成 CRC生成、完成0插入、FLAG填充，最后数据比特流送入RF3002。
当有数据接收时，数据比特流从RF3002送入接收逻辑，ARM提供使能信号启动接收逻辑 开始工作。数据流通过HDLC逻辑完成O删除、CRC检测、FLAG删除，通过串并转换最后写入 到FIFO中。 一帧数据接收完毕后，FPGA将以中断的方式通知ARM，同时还把CRC检测的结果 和地址检测的结果通知ARM。
SPI硬件逻辑用于完成对RF3002里的各种寄存器进行配置，包括工作模式、调制方式、 PN码码长和PN码以及其它的一些相关的设置，应用中设定RF3002为IEEE802.1 lb工作方式、 QPSK调制方式、32位PN码和2Mbps的基带速率。
图11是HDLC实现的原理框图，发送部分有如下一些信号TX_data—valid表示数据线 上的数据有效，用来启动TxHDLC模块，Tx—load通知buffer发下一 byte数据，Tx—eof表示 现在数据线上的数据是这一帧的最后一个byte， TxHDLC将不再产生Tx—load信号， Tx—underrun表示发送的这一帧数据无效，在数据线上会同步出现8个连续的"1"，只要 Tx—data—valid在Tx一eof没来之前无效就会导致这种状态的发生;接收部分有如下一些信号 Rx—space—avail表示接收buffer可以接收数据，Rx—ready用来做Rx—data[7.. O]的同步信 号，Rx一status用来表示新接收到数据的状态。
权利要求
1、一种基于多跳的无线通信设备，其特征在于包括与微处理器(1)相连的逻辑转换模块(2)、存储器、时序调整模块(6)，其中所述时序调整模块(6)的另一部分输入/输出端分别与收发模块(10)、基带处理模块(11)、数字语音编解码器(7)相应的输入/输出端相连，所述数字语音编码器(7)的另一输出端与语音功放模块(8)相连，数字语音编码器(7)的另一输入端与语音放大器(9)相连，所述收发模块(10)外接天线。
2、 根据权利要求1所述的基于多跳的无线通信设备，其特征在于所述时序调整模块(6)采 用现场可编程门阵列电路。
3、 根据权利要求1所述的基于多跳的无线通信设备，其特征在于所述基带处理模块(11)采 用直接序列扩频基带处理器。
4、 根据权利要求3所述的基于多跳的无线通信设备，其特征在于所述微处理器(1)还接有 RS232串行通信接口。
5、 根据权利要求1所述基于多跳的无线通信设备，其特征在于所述存储器包括静态存储器(3) 和闪存模块(4),分别与微处理器(l)相连。
6、 根据权利要求1所述的基于多跳的无线通信设备，其特征在于所述语音放大器(9)采用功 率大于1W的集成电路。
7、 根据权利要求1所述的基于多跳的无线通信设备，其特征在于该设备在使用时分为网络节 点和移动终端两种状态，具体是那个功能只需通过功能切换键操作逻辑转换模块(2)做相应 的选择。
8、 根据权利要求1所述的基于多跳的无线通信设备，其特征在于所述微处理器1还接有调试 模块(5)。
全文摘要
本发明旨在提供一种基于多跳的无线通信设备，其特征在于包括与微处理器(1)相连的逻辑转换模块(2)、存储器、时序调整模块(6)，其中所述时序调整模块(6)的另一部分输入/输出端分别与收发模块(10)、基带处理模块(11)、数字语音编解码器(7)相应的输入/输出端相连，所述数字语音编码器(7)的另一输出端与语音功放模块(8)相连，数字语音编码器(7)的另一输入端与语音放大器(9)相连，所述收发模块(10)外接天线。本发明提供的设备在不依赖于现有通信设施情况下，就能提供快速、灵活、自动构建无线通信网络，并能够实现多种业务传输的专用无线设备。
文档编号H04W88/08GK101553048SQ20091003124
公开日2009年10月7日 申请日期2009年4月30日 优先权日2009年4月30日
发明者丁晓进, 任丽丽, 孙洪峰, 佳 戴, 朱正东, 王观辉, 明 肖, 贾华忠, 邹庆揆, 金旭辉, 陈国华, 陈晓曙 申请人:南京正保通信网络技术有限公司