专利名称：低频时码锁相接收机的制作方法
技术领域：
本发明属于无线电通讯技术领域，具体涉及到低频时码锁相接收机。
背景技术：
现有的低频时码授时发播台，发射功率100KW，24小时的连续发播覆盖了我国大部分地区。 电离层是地球高层大气的一部分，由于太阳紫外线、X射线辐射，大气被部分地电离，在高层大气中出现了大量的自由电子和离子，使无线电波的传播方向、相位、振幅等发生变化。为了解决低频时码发播台的有效覆盖范围内，对低电离层电子浓度变化所引起低频时码载波信号相位延迟传播的技术问题，需要进行定量定性地分析。通常，测量接收设备距发射台有数百公里至数千公里，测量接收设备接收的信号非常微弱，加上城市存在的各种工业干扰和电子干扰，提高接收机的信噪比和抗干扰性、接收灵敏度是当前低频时码授时技术领域需要重点要解决的技术问题。
发明内容
本发明所要解决的技术问题在于提供一种抗干扰能力强、灵敏度高、重量轻、能耗低、存储容量大、自动记录测量的数据和定位数据、操作简便的低频时码锁相接收机。
解决上述技术问题所采用的技术方案是它包括将所接收的低频时码模拟信号进行放大的时码信号放大电路；有源滤波器电路，该电路的输入端接时码信号放大电路；增益可选放大电路，该电路的输入端接有源滤波器电路；锁相环电路，该电路的输入端接增益可选放大电路；电压比较器电路，该电路的输入端接锁相环电路；它还包括脉冲整形驱动电路，该电路的输入端接电压比较器电路。 本发明的锁相环电路为电容C7的一端接集成电路U2的10脚、另一端接集成电路U3的6脚并通过电阻R16接电容C8的一端，集成电路U3的2脚通过电阻R17接电位器P5的可调端、1脚和10脚接电位器P5的一端和5V电源正极以及电位器P4的一端、16脚通过电阻R13接电位器P4的一端、15脚通过电阻R12接电位器P4的另一端和可调端、14脚接电容C6的一端、13脚和12脚分别接电容C4和电容C5的两端、4脚接电容C3的一端、5脚接电容C2的一端、8脚接电容C2和电容C3的另一端以及地、7脚接电容C8的一端和电阻R15的一端、3脚和9脚接电阻R15的另一端并通过电阻R14接电压比较器电路的集成电路U4的同相输入端2脚，电容C8和电容C6以及电位器P5的另一端接地；集成电路U2的型号为AD625 ;集成电路U3的型号为NE564。 本发明的电压比较器电路为集成电路U4的同相输入端2脚通过电阻R14接集成电路U3的9脚、反相输入端3脚通过电阻R20接电位器P6的可调端、正电源端8脚接电位器P6的一端和5V电源正极并通过电阻R18接输出端、输出端7脚接电容C9的一端、1脚和4脚以及电位器P6的另一端接地并通过电阻R19接电容C9的另一端和脉冲整形驱动电路的集成电路U5A的输入端1脚；集成电路U4的型号为LM311。集成电路U5A的型号为
374HC14。 本发明的脉冲整形驱动电路为集成电路U5A的输入端1脚接电容C9的另一端、输出端2脚接集成电路U5B的输入端3脚，集成电路U5B的输出端4脚输出。集成电路U5B的型号为74HC14。 本发明采用锁相环电路对收到的低频时码载波信号的频率和相位进行自动跟踪，经过环路滤波将参杂在噪声中的信号提取出。根据对低频时码载波相位变化的规律，提出最佳接收低频时码信号的时间段，供时间用户选取，用户能更好地获得准确的时间信息。本发明具有抗干扰能力强、灵敏度高、重量轻、能耗低、存储容量大、自动记录测量的数据和定位数据、操作简便等优点，对研究低频时码信号传播特性的用户是必不可少的测量设备。
图1是本发明的电气原理方框图。
图2是本发明的电子线路原理图。
具体实施例方式
下面结合附图和实施例对本发明进一步详细说明，但本发明不限于这些实施例。
图1是本发明的电气原理方框图，参见图1。在图1中，本发明由时码信号放大电路、有源滤波器电路、增益可选放大电路、锁相环电路、电压比较器电路、脉冲整形驱动电路连接构成。 时码信号放大电路的输出端接有源滤波器电路，有源滤波器电路的输出端接增益可选放大电路，增益可选放大电路的输出端接锁相环电路，锁相环电路的输出端接电压比较器电路，电压比较器电路的输出端接脉冲整形驱动电路。 在图2中，本实施例的时码信号放大电路由运算放大器A1、运算放大器A2、电阻Rl 电阻R5、电容Cl、接收天线Ll连接构成。运算放大器Al和运算放大器A2的型号为0P27EP。运算放大器A1的同相输入端3脚接接收天线L1和电容C1的一端、反相输入端2脚通过电阻R2接输出端并通过电阻Rl接地、正电源端7脚接12V电源正极、负电源端4脚接12V电源负极、输出端通过电阻R3接运算放大器A2的同相输入端3脚，接收天线Ll和电容Cl的另一端接地，接收天线Ll为低频环形接收天线，电容Cl为调谐电容，接收天线Ll与电容C1连接构成低频时码模拟信号接收电路。运算放大器A2的反相输入端2脚通过电阻R5接输出端并通过电阻R4接地、正电源端7脚接12V电源正极、负电源端4脚接12V电源负极、输出端6脚接有源滤波器电路。接收天线Ll将接收到微弱的低频时码模拟信号经由运算放大器A1的同相输入端3脚输入，低频时码模拟信号经运算放大器A1、运算放大器A2放大后输出带有噪声的杂波信号。 本实施例的有源滤波器电路由集成电路U1、电阻R6 电阻R9连接构成。集成电路Ul的型号为UAF42。集成电路Ul的输入端3脚接运算放大器A2的输出端6脚并通过电阻R6接地、8脚通过电阻R9接13脚、12脚通过电阻R8接13脚、10脚接12V电源正极、9脚接12V电源负极、2脚和11脚接地、7脚通过电阻R7接14脚并接增益可选放大电路。由运算放大器A2放大后输出带有噪声的杂波信号从集成电路U1的输入端3脚输入，集成电路Ul将杂波滤除掉，并使68. 5KHz的低频时码载波信号得到放大。
本实施例的增益可选放大电路由集成电路U2、电阻R10、电阻Rll、电位器P1、电位器P2、电位器P3连接构成，集成电路U2的型号为AD625。集成电路U2的1脚接集成电路Ul的7脚、3脚接电位器P1的一端、4脚接电位器P1的另一端、9脚接电位器P1的可调端和12V电源正极、5脚接电阻R10的一端、2脚接电阻R10的另一端和电位器P3的一端、15脚接电位器P3的另一端和可调端并通过电阻R11接12脚、13脚接电位器P2的一端、14脚接电位器P2的另一端、8脚接电位器P2的可调端和12V电源负极、16脚和7脚接地、10脚和11脚接锁相环电路。低频时码载波信号从集成电路U2的1脚输入，集成电路U2对输入的低频时码载波信号进一步放大后输出。 本实施例的锁相环电路由集成电路U3、电阻R12 电阻R17、电容C2 电容C8、电位器P4、电位器P5连接构成，集成电路U3的型号为NE564。电容C7的一端接集成电路U2的10脚、另一端接集成电路U3的6脚并通过电阻R16接电容C8的一端，集成电路U3的2脚通过电阻R17接电位器P5的可调端、1脚和10脚接电位器P5的一端和5V电源正极以及电位器P4的一端、16脚通过电阻R13接电位器P4的一端、15脚通过电阻R12接电位器P4的另一端和可调端、14脚接电容C6的一端、13脚和12脚分别接电容C4和电容C5的两端、4脚接电容C3的一端、5脚接电容C2的一端、8脚接电容C2和电容C3的另一端以及地、7脚接电容C8的一端和电阻R15的一端、3脚和9脚接电阻R15的另一端并通过电阻R14接电压比较器电路，电容C8和电容C6以及电位器P5的另一端接地。经放大的低频时码载波信号从集成电路U3的6脚输入，集成电路U3对输入的信号的频率和相位自动跟踪并锁定从9脚输出68. 5KHz的载波频率信号。 本实施例的电压比较器电路由集成电路U4、电阻R18 电阻R20、电容C9、电位器P6连接构成，集成电路U4的型号为LM311 。集成电路U4的同相输入端2脚通过电阻R14接集成电路U3的9脚、反相输入端3脚通过电阻R20接电位器P6的可调端、正电源端8脚接电位器P6的一端和5V电源正极并通过电阻R18接输出端、输出端7脚接电容C9的一端、1脚和4脚以及电位器P6的另一端接地并通过电阻R19接电容C9的另一端和脉冲整形驱动电路。68. 5KHz载波频率信号从集成电路U4的同相输入端2脚输入，集成电路U4剔出输入信号中的强噪声，信噪比将进一步得到改善并且输出信号与TTL电平兼容。
本实施例的脉冲整形驱动电路由集成电路U5A、集成电路U5B连接构成，集成电路U5A和集成电路U5B的型号为74HC14。集成电路U5A的输入端1脚接电容C9的另一端、输出端2脚接集成电路U5B的输入端3脚，集成电路U5B的输出端4脚输出。集成电路U4输出的信号从集成电路U5A的输入端1脚输入，经集成电路U5A、集成电路U5B整形后，输出与模拟输入信号同频同相的68. 5KHz的方波信号。
权利要求
一种低频时码锁相接收机，其特征在于它包括将所接收的低频时码模拟信号进行放大的时码信号放大电路；有源滤波器电路，该电路的输入端接时码信号放大电路；增益可选放大电路，该电路的输入端接有源滤波器电路；锁相环电路，该电路的输入端接增益可选放大电路；电压比较器电路，该电路的输入端接锁相环电路；它还包括脉冲整形驱动电路，该电路的输入端接电压比较器电路。
2. 按照权利要求1所述的低频时码锁相接收机，其特征在于所说的锁相环电路为电 容(C7)的一端接集成电路(U2)的10脚、另一端接集成电路(U3)的6脚并通过电阻(R16) 接电容(C8)的一端，集成电路(U3)的2脚通过电阻(R17)接电位器(P5)的可调端、1脚和 IO脚接电位器(P5)的一端和5V电源正极以及电位器(P4)的一端、16脚通过电阻(R13)接 电位器(P4)的一端、15脚通过电阻(R12)接电位器(P4)的另一端和可调端、14脚接电容 (C6)的一端、13脚和12脚分别接电容(C4)和电容(C5)的两端、4脚接电容(C3)的一端、 5脚接电容(C2)的一端、8脚接电容(C2)和电容(C3)的另一端以及地、7脚接电容(C8)的 一端和电阻(R15)的一端、3脚和9脚接电阻(R15)的另一端并通过电阻(R14)接电压比较 器电路的集成电路(U4)的同相输入端2脚，电容(C8)和电容(C6)以及电位器(P5)的另 一端接地；集成电路(U2)的型号为AD625 ;集成电路(U3)的型号为NE564。
3. 按照权利要求1所述的低频时码锁相接收机，其特征在于所说的电压比较器电路 为集成电路(U4)的同相输入端2脚通过电阻(R14)接集成电路(U3)的9脚、反相输入端 3脚通过电阻(R20)接电位器(P6)的可调端、正电源端8脚接电位器(P6)的一端和5V电 源正极并通过电阻(R18)接输出端、输出端7脚接电容(C9)的一端、1脚和4脚以及电位器 (P6)的另一端接地并通过电阻(R19)接电容(C9)的另一端和脉冲整形驱动电路的集成电 路(U5A)的输入端1脚；集成电路(U4)的型号为LM311 ;集成电路(U5A)的型号为74HC14。
4. 按照权利要求1所述的低频时码锁相接收机，其特征在于所说的脉冲整形驱动电路 为集成电路(U5A)的输入端1脚接电容(C9)的另一端、输出端2脚接集成电路(U5B)的 输入端3脚，集成电路(U5B)的输出端4脚输出；集成电路(U5B)的型号为74HC14。
全文摘要
一种低频时码锁相接收机，由时码信号放大电路、有源滤波器电路、增益可选放大电路、锁相环电路、电压比较器电路、脉冲整形驱动电路连接构成，时码信号放大电路的输出端接有源滤波器电路，有源滤波器电路的输出端接增益可选放大电路，增益可选放大电路的输出端接锁相环电路，锁相环电路的输出端接电压比较器电路，电压比较器电路的输出端接脉冲整形驱动电路。本发明具有抗干扰能力强、灵敏度高、重量轻、能耗低、存储容量大、自动记录测量的数据和定位数据、操作简便等优点，对研究低频时码信号传播特性的用户是必不可少的测量设备。
文档编号H04B1/16GK101719772SQ200910218988
公开日2010年6月2日 申请日期2009年11月16日 优先权日2009年11月16日
发明者吴贵臣, 许林生 申请人:中国科学院国家授时中心