专利名称：一种基于pxi总线的误码率测试模块的制作方法
技术领域：
本实用新型属于数据传输及处理领域，尤其涉及一种基于PXI总线的误码
率测试模块。
背景技术：
误码率测试模块是通过对被测设备系统传送有限的数据位，然后在接收端
对误码数据位进行计数，收到的误码数除以总传送的数据位数就是误码率(Bit Error Rate, BER) 。 BER的准确程度随着传送位数的增加而增加，也就是说， 如果我们要获得完全准确的BER那么我们需要无限的数据传输。但是在工程上 不可能实现无限的数据传输，所以通常采用下式来测试误码率BER-在平均间 隔时间内的误码个数/在平均间隔时间内传输信息的总数。
图1即示出了误码率测试的原理，误码率测试模块的工作过程可以分成以下 几个步骤1、误码测试仪的图形发生器产生原始数据，并使其通过被测设备构 成的信道输入至被测设备的输入端；2、被测设备输出含有误码的数据流；3、 误码测试仪接收被测设备的数据流；4、误码测试仪的误码检测部分将收到的数 据流与图形发生器产生的本地数据流逐位的进行比较，并统计误码个数；5、误 码测试仪根据误码统计结果，计算出相应的误码率，并输出误码指示。目前， 误码测试设备大多为台式仪器，不但占用空间过大，而且无法实现系统集成。
实用新型内容
本实用新型的目的在于提供一种基于PXI总线的误码率测试模块，旨在 解决现有的误码测试设备多为台式仪器，造成使用时占用空间过大以及不便于系统集成的问题。
本实用新型的目的是这样实现的
一种基于PXI总线的误码率测试模块，所述模块包括
测试数据生成器，用于产生并输出用于测试被测设备的数字图形数据，及 对接收的带误码的数据流中的误码数进行统计；
控制单元，用于根据被测设备使用的通信接口类型将测试数据生成器输出 的数字图形数据进行成帧处理或同/异步串口转换后输出，及将带误码的数据流 按相应的接口协议进行解帧处理或同/异步串口转换后输出给测试数据生成器， 并统计带误码的数据流总数；
误码率计算单元，用于根据通过控制单元获:f又的带误码的数据流总数及误 码数信息计算误码率；
DDS，用于在控制单元的控制下为测试数据生成器提供可变时钟的合成源；
以及
接口处理单元，用于将控制单元输出的数字图形数据转换成适配于被测设 备的通信接口后传输给被测设备，及通过相应的通信接口接收被测设备输出的 带误码的数据流并转换成适配于控制单元处理的格式后输出至控制单元。
所述模块支持的通信接口包括电信接口和数据接口 。
所述控制单元包括
El成帧器，用于按照电信接口协议对数字图形数据进行组帧及对带误码的 数据进行解帧；
同/异串口转换器，用于按照数据接口协议对数字图形数据及带误码的数据 进行相应的同/异步串口转换；
计数器，用于统计接收的数字图形数据位数及输出的带误码的数据位数； EBC接口 ，用于实现控制单元与误码率计算单元的通信； DDS接口 ，用于实现控制单元与DDS的通信。 所述接口处理单元包括电平转换器，用于对通过数据接口与被测设备通信的数据进行相应的电平
转换；
编/解码器，用于对通过电信接口接收的带误码的数据流进行解码，及对变
压器输出的数字图形数据进行编码后通过电信接口输出给被测设备；
变压器，用于对编/解码器解码后的数据流进行电压转换后输出给控制单
元，及对控制单元输出的数字图形数据进行电压转换后输出至编/解码器。 所述模块还包括时钟驱动/接收器，用于在控制单元的控制下接收外时钟信
号并进行相应的时钟信号电平的适配转换后输出至控制单元，由控制单元根据
被测设备的时钟设置将该外时钟作为测试数据生成器固定频率的外部时钟源。 所述误码率计算单元中采用PowerPC405EP芯片作为PCI桥芯片和通信处理
芯片，并采用嵌入式VxWorks操作系统，用于完成PCI总线到本地总线EBC之
间的转换以及通信数据的收发和误码率的计算。 所述控制单元采用FPGA实现。 所述测试数据生成器采用DS2174芯片实现。 所述误码率计算单元通过PXI总线与所集成的系统通信。 本实用新型的突出优点是本实用新型通过采用FPGA、 PowerPC405EP等芯
片分别实现控制单元、误码率计算单元等，可以使得芯片数量大大减少，电路
复杂程度降低，整个测试模块体积极大减小，便于系统集成，而且采用PXI总
线结构，可以方便地集成于计算机自动测试系统中。
图1是误码率测试的原理框图2是本实用新型提供的基于PXI总线的误码率测试模块的结构图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体 实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
图2示出了本实用新型提供的基于PXI总线的误码率测试模块的结构，为 了便于说明，仅示出了与本实用新型相关的部分，这些部分可以是硬件或者软 硬件结合的单元。
测试数据生成器6产生用于测试被测设备的数字图形数据输出至控制单元 2，在传输过程中，控制单元2的计数器26将对测试数据生成器6输出的数字 图形数据的位数进行实时计数。
本实用新型中，所述误码率测试模块带有两种接口电信接口和数据接口。 当被测设备采用电信接口接受测试时，控制单元2将控制El成帧器21将所述 测试数据生成器6输出的数字图形数据按接口协议组帧后输出给接口处理单元 1，由变压器12和编/解码器11先后分别按接口协议对组帧后的数字图形数据 进行变压隔离和编码处理后，通过电信接口将测试数据发送给被测设备，相应 的，在通过电信接口接收到被测设备输出的带误码的数据流时，编/解码器11 和变压器12先后分别对凄t据流进行解码和电压转换处理后，由El成帧器21 对数据进行解帧，最后经计数器26将带误码的数据输出给测试数据生成器6; 当被测设备采用数据接口接受测试时，控制单元2则根据被测设备所采用的串 口协议，控制同/异串口转换器23将所述测试数据生成器6输出的数字图形数 据格式转换成与被测设备的串口适配的数据格式，再由电平转换器13将数据的 电平转换至与接口的电平适配时输出给被测设备，相应的，在通过数据接口接 收到被测设备输出的带误码的数据流时，先后由电平转换器13和同/异串口转 换器23按接口协议对数据流进行电平转换和串口数据格式的转换后，经计数器 26将带误码的数据输出给测试数据生成器6。
在将带误码的数据传输给测试数据生成器6的过程中，计数器26将对数据 的位数进行实时计数，该计数结果及上述对对测试数据生成器6输出的数字图 形数据的位数的计数结果都将存于寄存器24中。测试数据生成器6在收到被测设备输出的带误码的数据的数据后，将统计 出该数据流中包含的误码数。
误码率计算单元3将通过EBC接口 22从控制单元2中获取传输的图形数据 的总位数及通过控制单元2获取测试数据生成器6统计的总误码数，由此计算 出被测设备的误码率，并基于PXI总线实现与所集成的系统之间的通信。
在上述过程中，控制单元2根据被测设备的时钟设置选择由可变时钟的合 成源或者固定频率的外部时钟源为测试数据生成器6提供时钟，本实用新型中， 固定时钟信号采用2. 048MHz的恒温晶振供给，合成时钟源由直接数字合成 (DDS) 5芯片AD9850提供，其输出频率由控制单元2控制。时钟驱动/接收器 4将在控制单元2与外时钟源之间进行相应的时钟信号电平的适配转换。
在本实用新型中，上述误码率计算单元3中采用PowerPC405EP芯片作为 PCI桥芯片和通信处理芯片，并采用嵌入式VxWorks操作系统，完成PCI总线 到本地总线EBC之间的转换以及通信数据的收发和误码率的计算功能，可以极 大地减少上层软件的工作，而且可以在每个时钟周期内传出多个指令，同时操 作多个独立运算单元，同时，该芯片还具有功耗低、实时性好的优点。
上述控制单元2则采用现场可编程门阵列(FPGA)实现，从而可以充分利 用FPGA强大的功能，将同/串口协议、El成帧、同步等功能实现在FPGA中， 使得芯片数量可以大大减少，电路复杂程度降低，整个测试模块体积极大减小， 便于系统集成，也可以为今后的升级、维护提供了极大的方便。
上述测试数据生成器6则采用DS2174芯片实现，该芯片具有可编程的多项 式长度和反馈阶数，产生伪随机可以序列，最长序列可到232-1，可提供512 字节长度的自定义数据序列存储器，其自带的数据位数计数器和错误位计数器 均为42位，还具有软件可插入误码的功能，并且收发完全独立，其数据接口有 串行、半字节和字节三种方式，串行模式下时钟频率为155MHz，字节模式下为 8謹z。
此外，所述误码率测试才莫块可实现通过V. 24、 V. 35、 V. 11、 El、 G.703等接口进行误码率测试，由于采用PXI总线结构，可以方便地集成于计算机自动 测试系统中。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型， 凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应 包含在本实用新型的保护范围之内。
权利要求1、一种基于PXI总线的误码率测试模块，其特征在于，所述模块包括测试数据生成器，用于产生并输出用于测试被测设备的数字图形数据，及对接收的带误码的数据流中的误码数进行统计；控制单元，用于根据被测设备使用的通信接口类型将测试数据生成器输出的数字图形数据进行成帧处理或同/异步串口转换后输出，及将带误码的数据流按相应的接口协议进行解帧处理或同/异步串口转换后输出给测试数据生成器，并统计带误码的数据流总数；误码率计算单元，用于根据通过控制单元获取的带误码的数据流总数及误码数信息计算误码率；DDS，用于在控制单元的控制下为测试数据生成器提供可变时钟的合成源；以及接口处理单元，用于将控制单元输出的数字图形数据转换成适配于被测设备的通信接口后传输给被测设备，及通过相应的通信接口接收被测设备输出的带误码的数据流并转换成适配于控制单元处理的格式后输出至控制单元。
2、 如权利要求1所述的基于PXI总线的误码率测试模块，其特征在于，所述模块支持的通信接口包括电信接口和数据接口 。
3、 如权利要求2所述的基于PXI总线的误码率测试模块，其特征在于，所述控制单元包括El成帧器，用于按照电信接口协议对数字图形数据进行组帧及对带误码的 数据进行解帧；同/异串口转换器，用于按照数据接口协议对数字图形数据及带误码的数据进行相应的同/异步串口转换；计数器，用于统计接收的数字图形数据位数及输出的带误码的数据位数； EBC接口 ，用于实现控制单元与误码率计算单元的通信； DDS接口 ，用于实现控制单元与DDS的通信。
4、 如权利要求2所述的基于PXI总线的误码率测试模块，其特征在于，所 述接口处理单元包括电平转换器，用于对通过数据接口与被测设备通信的数据进行相应的电平 转换；编/解码器，用于对通过电信接口接收的带误码的数据流进行解码，及对变 压器输出的数字图形数据进行编码后通过电信接口输出给被测设备；变压器，用于对编/解码器解码后的数据流进行电压转换后输出给控制单 元，及对控制单元输出的数字图形数据进行电压转换后输出至编/解码器。
5、 如权利要求1所述的基于PXI总线的误码率测试模块，其特征在于，所 述模块还包括时钟驱动/接收器，用于在控制单元的控制下接收外时钟信号并进 行相应的时钟信号电平的适配转换后输出至控制单元，由控制单元根据被测设 备的时钟设置将该外时钟作为测试数据生成器固定频率的外部时钟源。
6、 如权利要求1所述的基于PXI总线的误码率测试模块，其特征在于，所 述误码率计算单元中采用PowerPC405EP芯片作为PCI桥芯片和通信处理芯片， 并采用嵌入式VxWorks操:作系统，用于完成PCI总线到本地总线EBC之间的转 换以及通信数据的收发和误码率的计算。
7、 如权利要求1所述的基于PXI总线的误码率测试^^块，其特征在于，所 述控制单元采用FPGA实现。
8、 如权利要求1所述的基于PXI总线的误码率测试模块，其特征在于，所 述测试数据生成器采用DS2174芯片实现。
9、 如权利要求1所述的基于PXI总线的误码率测试模块，其特征在于，所 述误码率计算单元通过PXI总线与所集成的系统通信。
专利摘要本实用新型适用于数据传输及处理领域，提供了一种基于PXI总线的误码率测试模块，包括产生测试设备的数字图形数据及统计误码数的测试数据生成器；根据被测设备使用的通信接口类型对数字图形数据进行成帧处理或同/异步串口转换，及对带误码的数据流进行解帧处理或同/异步串口转换，及统计带误码的数据流总数的控制单元；根据带误码的数据流总数及误码数信息计算误码率的误码率计算单元；为测试数据生成器提供可变时钟的合成源的DDS；将控制单元与被测设备间通信的数据进行相应的接口数据转换及处理的接口处理单元。
文档编号H04L1/20GK201422114SQ20092007993
公开日2010年3月10日 申请日期2009年3月31日 优先权日2009年3月31日
发明者峰 高, 齐永龙 申请人:成都纵横测控技术有限公司