专利名称：低频时码定时接收机的制作方法
技术领域：
本实用新型属于无线电通讯技术领域，具体涉及到低频时码定时接收机。
背景技术：
2007年以前的低频时码发播台是试验台，信号发播在8:00 12:30、22:00
00:30分段进行。BPC长波定时接收机是按时间段接收低频时码信号并校正BPC长波定时
接收机的定时精度，由于BPC长波定时接收机利用高稳晶振产生的秒脉冲来进行守时，长
时间运行就会产生一定的走时误差，需要在规定时间内对误差进行修正(与低频时码秒进
行同步)，在此期间，接收机的用户端口 (电阻RS232 口)并不输出时码信号(中断时间大
约数秒钟)，等比对完成后输出时码信号，短时间内就会存在时码信号输出不连续。 现运行的低频时码授时发播台，发射功率为100KW，24小时连续发播覆盖了我国
大部分地区。本实用新型针对新授时台的发播时间安排以及根据低频时码授时技术是目前
陆基无线电授时技术中时间信息最全，而且有着数以万计时间用户，应用前景广阔的特点
研制出低频时码定时接收机，输出标准的秒脉冲信号和时码信号。
发明内容本实用新型所要解决的技术问题在于提供一种抗干扰能力强、测量精度高、时延 修正方便、操作简便的低频时码定时接收机。 解决上述技术问题所采用的技术方案是它包括对整机进行控制的主单片计算机 系统；地址译码电路，该电路的输入端接主单片计算机系统；时差及秒脉冲宽度测量电路， 该电路的输入端接主单片计算机系统；可编程计数器，该电路的输入端接主单片计算机系 统和地址译码电路以及时差及秒脉冲宽度测量电路；它还包括单片计算机分系统。 本实用新型的时差及秒脉冲宽度测量电路为低频秒时码信号由集成电路U8A的 1脚输入，集成电路U8A的输出端2脚接集成电路U4D的输入端13脚，计数时钟信号由集成 电路U6A的输入端1脚输入，集成电路U6A的输入端2脚接集成电路Ul的7脚、输出端3 脚接集成电路U4A的输入端1脚和集成电路U6B的输入端5脚，晶振秒信号由集成电路U7A 的3脚输入，集成电路U7A的2脚和4脚通过电阻R6接5V电源正极、1脚接集成电路U7B 的13脚和集成电路U5A的1脚以及集成电路Ul的8脚、5脚接集成电路U4D的12脚和集 成电路U6B的4脚。集成电路U7B的10脚和12脚通过电阻R7接5V电源正极、8脚接集 成电路U4C的10脚和U3的14脚、11脚接集成电路U4D的输出端11脚和集成电路U8B的 输入端3脚以及集成电路U5B的11脚。集成电路U6B的输出端6脚接集成电路U4C的输 入端9脚。集成电路U4C的输出端8脚接集成电路U3的15脚。集成电路U8B的输出端4 脚接集成电路U5A的3脚和集成电路U8C的输入端5脚。集成电路U8C的输出端6脚接集 成电路Ul的12脚。集成电路U5A的2脚和4脚通过电阻R2接5V电源正极、1脚接集成电 路U5B的13脚和集成电路Ul的8脚、6脚接集成电路U4B的4脚和集成电路U3的16脚。 集成电路U5B的10脚和12脚通过电阻R3接5V电源正极、9脚接集成电路U4A的输入端2脚。集成电路U4A的输出端3脚接集成电路U4B的输入端5脚。集成电路U4B的输出端6 脚接集成电路U3的18脚。 上述的集成电路U1的型号为AT89C51，集成电路U3的型号为82C54，集成电路 U4A 集成电路U4D、集成电路U6A、集成电路U6B的型号为74HC08，集成电路U5A、集成电路 U5B、集成电路U7A、集成电路U7B、集成电路U8A 集成电路U8C的型号为74HC14。 本实用新型的单片计算机分系统为晶振秒信号由集成电路U9的8脚输入，集成 电路U9的1脚接集成电路Ul的9脚和集成电路U8E的输出端10脚、4脚和5脚分别接晶体 振荡器JT2和电容C4以及电容C5连接的振荡电路、3脚接集成电路U10的10脚和11脚； 集成电路U10的1脚和3脚分别接电容C6的两端、4脚和5脚分别接电容C9的两端、2脚 接电容C7的一端、16脚接电容C7的另一端和5V电源正极、6脚接电容C8的一端、15脚接 电容C8的另一端和地；集成电路U9的型号为AT89C2051，集成电路U10的型号为MAX232。 本实用新型采用剔出噪声干扰的时差及秒脉冲宽度测量电路，根据采集的数据经 过数据处理和计算结果，使低频时码定时接收机输出精确、连续的时间信息。本实用新型具 有抗干扰能力强、时延修正方便、定时精度高、操作灵活简便、能远距离传输准确的年月日 时分秒全信息码等优点，可满足时间用户的要求。
图1是本实用新型的电气原理方框图。 图2是本实用新型的电子线路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些 实施例。 图1是本实用新型的电气原理方框图，参见图1。在图1中，本实用新型由主单片 计算机系统、地址译码电路、时差及秒脉冲宽度测量电路、可编程计数器、单片计算机分系 统组成。 主单片计算机系统的输出端接地址译码电路和单片计算机分系统以及时差及秒 脉冲宽度测量电路，主单片计算机系统与可编程计数器相连，时差及秒脉冲宽度测量电路 的输出端接可编程计数器，地址译码电路的输出端接可编程计数器。主单片计算机系统控 制时差及秒脉冲宽度测量电路，可编程计数器分别对时差信号和低频时码秒信号宽度进行 计数。 在图2中，本实施例的主单片计算机系统由集成电路U1、集成电路U8D、集成电路 U8E、电阻Rl、电阻R4、电阻R5、电容Cl 电容C3、开关SW、晶体振荡器JT1连接构成，集成 电路U1的型号为AT89C51，集成电路U8D和集成电路U8E的型号为74HC14。低频时码信号 由集成电路Ul的10脚输入，集成电路Ul的18脚和19脚接晶体振荡器JT1和电容Cl以 及电容C2连接的振荡电路、31脚通过电阻Rl接5V电源正极，开关SW的一端和电容C3的 一端接5V电源正极，开关SW的另一端通过电阻R5和电容C3的另一端接集成电路U8D的 输入端9脚并通过电阻R4接地，集成电路U8D的输出端8脚接集成电路U8E的输入端11 脚，集成电路U8E的输出端10脚接集成电路U1的9脚和单片计算机分系统。集成电路U1
4的POO P07 口通过总线接地址译码电路和可编程计数器、30脚接地址译码电路、28脚和 16脚以及17脚接可编程计数器、12脚接时差及秒脉冲宽度测量电路、11脚接单片计算机分 系统、7脚和8脚接时差及秒脉冲宽度测量电路。 本实施例的地址译码电路由集成电路U2构成，集成电路U2的型号为74HC373。集 成电路U2的DO D7端口通过总线接集成电路U1的P00 P07端口和可编程计数器、11 脚接集成电路Ul的30脚、1脚接地、2脚和5脚接可编程计数器。 本实施例的可编程计数器由集成电路U3构成，集成电路U3的型号为82C54。集成 电路U3的DO D7端口通过总线接集成电路Ul的P00 P07端口和集成电路U2的DO D7端口 、 19脚接集成电路U2的2脚、20脚接集成电路U2的5脚、21脚接集成电路Ul的28 脚、22脚接集成电路U1的17脚、23脚接集成电路U1的16脚、14脚 16脚和18脚接时差 及秒脉冲宽度测量电路。 本实施例的时差及秒脉冲宽度测量电路由集成电路U4A 集成电路U4D、集成电 路U5A、集成电路U5B、集成电路U6A、集成电路U6B、集成电路U7A、集成电路U7B、集成电路 U8A 集成电路U8C、电阻R2、电阻R3、电阻R6、电阻R7连接构成，集成电路U4A 集成电 路U4D的型号为74HC08，集成电路U5A和集成电路U5B的型号为74HC74，集成电路U6A和 集成电路U6B的型号为74HC08，集成电路U7A和集成电路U7B的型号为74HC74，集成电路 U8A 集成电路U8C的型号为74HC14。低频秒时码信号由集成电路U8A的1脚输入，集成 电路U8A的输出端2脚接集成电路U4D的输入端13脚，计数时钟信号由集成电路U6A的输 入端1脚输入，集成电路U6A的输入端2脚接集成电路Ul的7脚、输出端3脚接集成电路 U4A的输入端1脚和集成电路U6B的输入端5脚，晶振秒信号由集成电路U7A的3脚输入， 集成电路U7A的2脚和4脚通过电阻R6接5V电源正极、1脚接集成电路U7B的13脚和集 成电路U5A的1脚以及集成电路Ul的8脚、5脚接集成电路U4D的12脚和集成电路U6B的 4脚。集成电路U7B的10脚和12脚通过电阻R7接5V电源正极、8脚接集成电路U4C的10 脚和U3的14脚、11脚接集成电路U4D的输出端11脚和集成电路U8B的输入端3脚以及集 成电路U5B的11脚。集成电路U6B的输出端6脚接集成电路U4C的输入端9脚。集成电 路U4C的输出端8脚接集成电路U3的15脚。集成电路U8B的输出端4脚接集成电路U5A 的3脚和集成电路U8C的输入端5脚。集成电路U8C的输出端6脚接集成电路Ul的12脚。 集成电路U5A的2脚和4脚通过电阻R2接5V电源正极、1脚接集成电路U5B的13脚和集 成电路Ul的8脚、6脚接集成电路U4B的4脚和集成电路U3的16脚。集成电路U5B的10 脚和12脚通过电阻R3接5V电源正极、9脚接集成电路U4A的输入端2脚。集成电路U4A 的输出端3脚接集成电路U4B的输入端5脚。集成电路U4B的输出端6脚接集成电路U3 的18脚。 本实施例的单片计算机分系统由集成电路U9、集成电路U10、晶体振荡器JT2、 电容C4 电容C9连接构成，集成电路U9的型号为AT89C2051，集成电路U10的型号为 MAX232。晶振秒信号由集成电路U9的8脚输入，集成电路U9的1脚接集成电路Ul的9脚 和集成电路U8E的输出端10脚、4脚和5脚分别接晶体振荡器JT2和电容C4以及电容C5 连接的振荡电路、3脚接集成电路U10的10脚和11脚。集成电路U10的1脚和3脚分别 接电容C6的两端、4脚和5脚分别接电容C9的两端、2脚接电容C7的一端、16脚接电容C7 的另一端和5V电源正极、6脚接电容C8的一端、15脚接电容C8的另一端和地。[0020] 本实用新型的工作原理如下 低频时码信号由集成电路U1的10脚输入，集成电路U1的P17控制端使时差及秒 脉冲宽度测量电路初始化，集成电路U1的P17控制端为高电平允许时差及秒脉冲宽度测量 电路工作，集成电路Ul的P16控制端允许集成电路U6A输出计数脉冲，当晶振秒脉冲信号 的上升沿到来后，时差及秒脉冲宽度测量电路启动并输出计数脉冲信号，计数脉冲加到可 编程计数器第一计数器的时钟输入端，并开始计数；当低频时码秒信号的上升沿到来后，使 集成电路U7B的8脚变成低电平，停止时差及秒脉冲宽度测量电路输出计数脉冲、集成电路 U3的14脚也为低电平，停止集成电路U3第一计数器计数；集成电路U3第一计数器的计数 值经换算为时差值。当低频时码秒信号的上升沿到来后，低频时码秒信号脉冲宽度的测量 电路启动并输出计数脉冲，计数脉冲加到集成电路U3第二计数器的时钟输入端，并开始计 数；当低频时码秒信号的下降沿到来后，集成电路U5A的6脚和集成电路U3的16脚为低电 平，停止集成电路U3第二计数器计数，集成电路U3第二计数器当前计数值为低频时码秒信 号脉冲宽度，本次测量的结束。集成电路U8C的6脚输出脉冲的下降沿向集成电路U1的12 脚INT0申请中断，集成电路U1响应中断后，顺序从两个计数器读取数据，集成电路U1控制 测量次数并通过计算可得到精确的时差修正值。集成电路U1根据计数值算出相位修正值， 使输出的晶振秒脉冲与低频时码秒脉冲达到同步，允许秒脉冲(脉宽lms)信号输出；此时， 集成电路U1接收时码信号并经过计算后，下一秒脉冲下降沿到来后，通过串行口 ll脚输出 标准的时码信息。 按SW键，集成电路U9单片机复位，集成电路U9的串行口 2脚一直处于接收状态， 待集成电路U1发出标准的时码信息后，集成电路U9接收到全时码信息并进行计算，等接收 到秒脉冲下降沿的申请中断后，集成电路U9输出时码信号到集成电路U10经变换后，输出 准确的全时码信息信号。
权利要求一种低频时码定时接收机，其特征在于它包括对整机进行控制的主单片计算机系统；地址译码电路，该电路的输入端接主单片计算机系统；时差及秒脉冲宽度测量电路，该电路的输入端接主单片计算机系统；可编程计数器，该电路的输入端接主单片计算机系统和地址译码电路以及时差及秒脉冲宽度测量电路；它还包括单片计算机分系统。
2. 按照权利要求1所述的低频时码定时接收机，其特征在于所说的时差及秒脉冲宽度 测量电路为低频秒时码信号由集成电路(U8A)的l脚输入，集成电路(U8A)的输出端2脚 接集成电路(U4D)的输入端13脚，计数时钟信号由集成电路(U6A)的输入端l脚输入，集 成电路(U6A)的输入端2脚接集成电路(Ul)的7脚、输出端3脚接集成电路(U4A)的输入 端l脚和集成电路(U6B)的输入端5脚，晶振秒信号由集成电路(U7A)的3脚输入，集成电 路(U7A)的2脚和4脚通过电阻(R6)接5V电源正极、1脚接集成电路(U7B)的13脚和集 成电路(U5A)的1脚以及集成电路(Ul)的8脚、5脚接集成电路(U4D)的12脚和集成电 路(U6B)的4脚；集成电路(U7B)的10脚和12脚通过电阻(R7)接5V电源正极、8脚接集 成电路(U4C)的10脚和(U3)的14脚、11脚接集成电路(U4D)的输出端11脚和集成电路 (U8B)的输入端3脚以及集成电路(U5B)的11脚；集成电路(U6B)的输出端6脚接集成电 路(U4C)的输入端9脚；集成电路(U4C)的输出端8脚接集成电路(U3)的15脚；集成电 路(U8B)的输出端4脚接集成电路(U5A)的3脚和集成电路(U8C)的输入端5脚；集成电 路(U8C)的输出端6脚接集成电路(Ul)的12脚；集成电路(U5A)的2脚和4脚通过电阻 (R2)接5V电源正极、1脚接集成电路(U5B)的13脚和集成电路(Ul)的8脚、6脚接集成电 路(U4B)的4脚和集成电路(U3)的16脚；集成电路(U5B)的10脚和12脚通过电阻(R3) 接5V电源正极、9脚接集成电路(U4A)的输入端2脚；集成电路(U4A)的输出端3脚接集 成电路(U4B)的输入端5脚；集成电路(U4B)的输出端6脚接集成电路(U3)的18脚；上述的集成电路(Ul)的型号为AT89C51，集成电路(U3)的型号为82C54,集成电 路(U4A) 集成电路(U4D)、集成电路(U6A)、集成电路(U6B)的型号为74HC08，集成电 路(U5A)、集成电路(U5B)、集成电路(U7A)、集成电路(U7B)、集成电路(U8A) 集成电路 (U8C)的型号为74HC14。
3. 按照权利要求1所述的低频时码定时接收机，其特征在于所说的单片计算机分系统 为晶振秒信号由集成电路(U9)的8脚输入，集成电路(U9)的l脚接集成电路(Ul)的9 脚和集成电路(U8E)的输出端10脚、4脚和5脚分别接晶体振荡器(JT2)和电容(C4)以及 电容(C5)连接的振荡电路、3脚接集成电路(U10)的10脚和11脚；集成电路(U10)的1脚 和3脚分别接电容(C6)的两端、4脚和5脚分别接电容(C9)的两端、2脚接电容(C7)的一 端、16脚接电容(C7)的另一端和5V电源正极、6脚接电容(C8)的一端、15脚接电容(C8) 的另一端和地；集成电路U9的型号为AT89C2051，集成电路(U10)的型号为MAX232。
专利摘要一种低频时码定时接收机，由主单片计算机系统、地址译码电路、时差及秒脉冲宽度测量电路、可编程计数器、单片计算机分系统组成，主单片计算机系统的输出端接地址译码电路和单片计算机分系统以及时差及秒脉冲宽度测量电路，主单片计算机系统与可编程计数器相连，时差及秒脉冲宽度测量电路的输出端接可编程计数器，地址译码电路的输出端接可编程计数器。本实用新型采用剔出噪声干扰的时差及秒脉冲宽度测量电路，根据采集的数据经过数据处理和计算结果，使低频时码定时接收机输出精确、连续的时间信息。本实用新型具有抗干扰能力强、时延修正方便、定时精度高、操作灵活简便、能远距离传输准确的年月日时分秒全信息码等优点，可满足时间用户的要求。
文档编号H04B1/16GK201533306SQ20092024524
公开日2010年7月21日 申请日期2009年11月16日 优先权日2009年11月16日
发明者许林生 申请人:中国科学院国家授时中心