专利名称：一种子帧粗同步的方法及装置的制作方法
技术领域：
本发明涉及时分同步码分多址接入(Time Division-Synchronized CodeDivisionMultiple Access,TD-SCDMA)系统，尤其涉及一种子帧粗同步的方法及装置。
背景技术：
TD-SCDMA是3G(第三代移动通讯技术)的三大主流标准之一，具有广泛的应用前景。在TD-SCDMA系统中，终端(UE)在初始上电后需要搜寻可能存在的小区，并选择合适的小区登录，只有在UE登录到小区后，才能获取本小区更详细的信息并获取邻近小区的信息，也只有在登录到小区后，才可以监听寻呼或发起呼叫，通常将从开机搜索到登录到合适小区的过程定义为小区初始搜索过程，简称ICS。TD-SCDMA小区初始搜索过程中包括获知同步码(DwPTS)的粗略位置，也就是子帧同步的步骤。TD-SCDMA的基站信号以5ms (毫秒)为周期发送，每个5ms的信号称为1个子帧，下行同步码(Sync-DL)在每个子帧上的同一位置周期出现，子帧粗同步是指终端找到子帧中的下行同步码，粗略地完成与基站信号子帧同步，子帧起始位置大致对齐的过程。目前有两种子帧粗同步的方法，一种是根据TD-SCDMA子帧的功率分布特性搜索的能量窗法；另一种是在整个子帧范围内与32个Sync-DL码作相关的相关法。相关法由于运算量巨大且在多径和同频小区干扰的环境中性能明显退化，因此， 缺乏实用价值。对于能量窗法，考虑到在TD-SCDMA的帧结构中，请参考图1，Sync-DL的左边有32 码片(chips)的保护间隔(GP)，基站在这段时间不发射信号，右边有96码片的GP，Sync-DL 本身为64码片，由于GP的功率很小，故从接收功率的时间分布上看，与GP相比Sync-DL段的功率较大，当用Sync-DL段功率之和除以两边的64码片(两边各32码片)功率之和时， 可以得到较大的估计因子，用此方法判断出DwPTS的大致位置，因此可以利用接收信号的功率形状建立功率“特征窗”的方法来搜索DwPTS的大致位置。由于在进行小区初始搜索的过程时，子帧同步尚未建立，AGC(自动增益控制)无法进入同步模式，且受到邻近UE的影响，上下行时隙之间的功率可能存在着巨大的差异， 为了在数字基带上获取合理量化的下行同步码信号及其附近的GP，现有方法不得不尝试多种可能的AGC增益，并在每种AGC增益场景下，都进行特征窗搜索，以所有AGC增益场景下获取的特征窗最优值作为子帧同步码位置的估计位置。基于AGC尝试的特征窗同步方法存在以下问题1)当AGC增益较低且实际信号功率较小时，大部分数据都未获得有效多的量化比特，与过小数据相除导致异常特征值的频繁出现，该无效结果影响正常的特征值估计。2)过多的AGC尝试种类增加了定时位置误判的概率，降低了小区搜索的整体性能。3)AGC尝试的间隔和范围取决于射频器件、ADC位宽以及下行信号的动态范围等多种因素，增加多个模块设计之间的交联耦合。4)为了保障粗定时的性能，尤其是低车速环境下的可靠性，往往单次AGC增益就必须经历足够多的子帧，多次AGC尝试将大幅增加小区搜索的处理时间。
发明内容
本发明要解决的技术问题是提供一种小区搜索粗同步方法及装置，解决采用AGC 异常值、误判概率上升、模块间关联增加等问题，实现一种规避AGC尝试的子帧粗同步的方法及装置。为解决上述技术问题，本发明的一种子帧粗同步的方法，包括终端采样数字基带信号，对采样信号进行硬判决，得到采样信号的符号位；终端从采样信号的符号位中截取虚子帧，对所截取的每个虚子帧中相邻的样点进行差分运算，得到差分硬判决虚子帧数据；终端对多个差分硬判决虚子帧数据进行累加，并对累加结果的每个样点去除符号位；终端在累加结果中查找具有下行同步码特征的位置。进一步地，终端对多个差分硬判决虚子帧数据进行累加前，还取该差分硬判决虚子帧数据的虚部作为估计数据；对多个差分硬判决虚子帧数据进行累加为对多个差分硬判决虚子帧数据的估计数据进行累加。进一步地，终端对多个差分硬判决虚子帧数据进行累加后，还从累加结果的起始位置起取m个码片的数据补充在累加结果的末尾位置，其中，m>0。进一步地，该方法还包括终端在小区搜索过程中打开射频器件中的低噪声放大器，并将射频器件中的可编程增益放大器配置为最大增益；低噪声放大器和可编程增益放大器对天线输出的信号进行放大，并将放大后的信号发送给模拟数字转换器，该模拟数字转换器将放大后的信号转换为数字基带信号。进一步地，具有下行同步码特征的位置为累加结果中幅度高于邻近信号的位置。进一步地，终端在累加结果中查找具有下行同步码特征的位置时，采用特征窗的方式。进一步地，终端从采样信号的符号位中截取虚子帧时，以6400个码片为单位，每 6400个码片的数据作为一个虚子帧。进一步地，一种子帧粗同步的装置，包括依次相连的硬判决模块、差分模块、累加运算模块、去符号位模块和下行同步码位置确定模块；硬判决模块，用于采样数字基带信号，对采样信号进行硬判决，得到采样信号的符号位，将该采样信号的符号位发送给差分模块；差分模块，用于从所接收到的采样信号的符号位中截取虚子帧，对所截取的每个虚子帧中相邻的样点进行差分运算，得到差分硬判决虚子帧数据，发送给累加运算模块；累加运算模块，用于对所接收到的多个差分硬判决虚子帧数据进行累加，将累加结果发送给去符号位模块；
去符号位模块，用于对所接收到的累加结果的每个样点去除符号位，并发送给行下行同步码位置确定模块；下行同步码位置确定模块，用于在所接收到的累加结果中查找具有下行同步码特征的位置。进一步地，累加运算模块，还用于在对多个差分硬判决虚子帧数据进行累加前，取该差分硬判决虚子帧数据的虚部作为估计数据；
累加运算模块对多个差分硬判决虚子帧数据进行累加为对多个差分硬判决虚子帧数据的估计数据进行累加。进一步地，去符号位模块，还用于从累加结果的起始位置起取m个码片的数据补充在累加结果的末尾位置，其中，m > 0。综上所述，本发明基于硬判决数据累加设计以避免AGC尝试，引入了差分运算消除相位和信道的影响，从而消除了小区搜索粗同步对射频器件、ADC位宽以及下行信号的动态范围等诸多因素的依赖，明显提高了小区搜索粗同步过程的稳定性。
图1为下行同步码的示意图；图2为本发明实施方式子帧粗同步的方法的流程图；图3为AWGN信道下子帧粗同步性能的示意图；图4为采样值位置偏差对子帧粗同步性能影响的示意图；图5为3ppm晶振频偏对子帧粗同步性能影响的示意图；图6为easel信道下子帧粗同步性能的示意图；图7为CaSe2信道下子帧粗同步性能的示意图；图8为CaSe3信道下子帧粗同步性能的示意图；图9为同频邻区干扰对子帧粗同步性能影响的示意图；图10为本发明实施方式的子帧粗同步的装置的结构图。
具体实施例方式现有的特征窗方法基于判断同步码功率高于周围Gp段功率的原理，必须要使用软判决的输入，射频输出的基带信号本身是模拟信号，A/D(模拟/数字)转换将其转化为多比特量化的数字信号，这里的量化就是软判决，意思是除了符号外，还有数据幅度的信息， 例如107. 152被量化后变为107，-13. 87被量化后变为-14。为了在数字基带上获取合理量化的下行同步码信号及其附近的GP，不得不引入 AGC尝试的设计方法，但AGC尝试的引入导致了异常值、误判概率上升、模块间关联增加等一系列新的问题，致使系统对于工作场景颇为敏感，不够稳健。鉴于采用AGC存在上述诸多固有缺陷，为此，有必要考虑一种更为稳健的方法，回避AGC尝试，以避免其引发的一系列问题，减少与周边模块的交联耦合，在可接受的搜索时间内，降低低车速场景下的漏检概率。本实施方式基于下行同步码每子帧周期出现的原理，由于下行同步码以子帧为单位周期出现，而其他数据每个子帧随机发送，多个子帧累加后下行同步码位置处的信号幅度高于其他数据，基于此原理判断下行同步码所在位置，避免了软判决所带来的上述问题。下面 结合附图对本实施方式进行详细说明。图2为本实施方式的子帧粗同步的方法，包括201 终端在小区搜索过程中始终打开射频器件中的LNA (低噪声放大器)，并将射频器件中的VGA (可编程增益放大器)固定配置为最大增益；LNA与VGA为级联的放大器，LNA有打开和关闭两种状态，VGA的增益可配置，将 VGA配置为最大增益，确保了无论输入信号的实际功率是多少，经ADC(模拟数字转换)转换均可以得到数字信号，以进行硬判决，产生数字信号的符号位。符号位是指信号的正负符号，例如107. 152的符号位为+1，-13. 87的符号位为_1。由于本实施方式采用硬判决数据的方法，也即只保留数据的符号位，放大器增益本身并不影响符号位的变化，但为了确保输出信号有足够的幅度，降低放大器噪声和最小量化间隔对数据的影响，配置为最大增益是最便捷有效的方式，也可以配置成非最大增益的特定增益，但至少需要在该特定增益下，最低灵敏度输入信号时，放大器输出信号的幅度高于ADC转换器的最小量化间隔。202 =LNA和VGA对天线输出的信号进行放大，将放大后的信号发送给ADC (模拟数字转换器)，ADC进行模数转换，将放大后的信号转换为数字基带信号输出；203 终端采样数字基带信号，对所采样的数字基带信号(采样信号)进行硬判决， 得到采样信号的符号位；硬判决是指仅仅取数据的符号位作为输出，除了符号外，没有其他信息，例如 107. 152被量化后变为1，-13.87被量化后变为-1。对信号只保留正负符号位，不保留幅度信息定义为硬判决过程。采用硬判决的策略，避免了现有方法中在不同接收功率可能的区间、ADC位宽和信号动态范围等存在差异的情况下进行AGC尝试的过程，该过程与参数相关；例如，现有方法在终端中接收到信号功率的可能范围为-IlOdBm +IOdBm,在ADC位宽为6比特情况下，典型需要尝试90dB、80dB、70dB、…OdB等众多增益值以获得合适的同步码，量化判断功率差异。本实施方式的过程和相应参数取值与ADC位宽、输入信号灵敏度需求和AGC的增益范围等其他模块的参数均没有直接关系，因此，减少了模块之间的耦合。由于本实施方式只关注同步码周期出现的特征，因此，采样率可以采用单倍chip 速率，也可以采用多倍chip速率，单倍chip速率需要存储的数据较少，运算量也最低，因此可优先采用单倍chip速率采样。Signal = (real (Signal) >= 0) *2_1+((imag (Signal) > = 0) *2_1) *sqrt (-1)； 该式为硬判决过程，Signal是采样信号，real是取信号的实部，imag是取信号的虚部，整个公式的意义为，将输入的复数只保留实部和虚部的符号位作为输出，重新赋值给该信号，例如107. 152-13. 87 j，经过该式计算后为+l_j。204 终端从采样信号的符号位中截取数据作为虚子帧；终端以6400个chip为单位截取数据，每6400个chip的数据作为一个虚子帧。每个子帧的长度为6400个chip，由于此处还没有确定子帧的起始位置，因此在该处任意假定某个chip为子帧的起始位置取数据，每取6400个chip，将其定义为一个虚子帧。205:终端对每个虚子帧中相邻的样点进行差分的运算，得到长度为L(L =6400chip)的差分硬判决虚子帧数据；以时间为单位，时间关系相差1个chip的信号定义为相邻。由于相邻chip之间的时间间隔只有0. 78125US，在该时间区间上可以近似认为信道没有变化，频偏也未引起足够的相位旋转，差分后的结果将信道和频偏等引起的相位影响基本消除，使各子帧的数据可以累加。Signal = conj (Signal) [Signal (2 :end) ；Signal(I)]；其中，Signal 是虚子帧，conj是共轭运算，本式完成了相邻chip的差分相关运算。206 取差分硬判决虚子帧数据的虚部作为估计数据； 由于本地同步码的产生方式是一个实数序列乘以(j)1，因此，相邻两个chip的同步码差分后的信号应当只存在虚部，不保留实部可以减少噪声和干扰的影响，还可以仅取虚部的一半作为估计数据，因为无噪声情况下差分后的结果幅度为2，除以2后幅度为1，更加便于描述，是否取一半对实施并无影响。Signal = imag(Signal)/2 ；Signal是差分硬判决虚子帧数据，imag是取复数的虚
部运算。207 对连续N(N > 2)个差分硬判决虚子帧数据的估计数据进行累加；由于下行同步码以子帧为单位周期出现，而其他数据每个子帧随机发送，多个子帧累加后下行同步码位置处都是一样的数据，例如N个子帧累加后同步码处幅度为N，但是其他位置数据每个子帧各不相同相互抵消，累加后幅度小于N，因此累加后同步码位置处信号幅度高于其他数据，基于此原理判断下行同步码所在位置，此步骤实现将同步码与其他数据区分开。208:在完成N个差分硬判决虚子帧数据的估计数据的累加之后，对累加结果的每个样点去除符号位，并循环补足尾部序列；去除符号位方法包括求幅度(取绝对值)和取功率等。循环补足尾部序列是为了防止实际同步码位置出现在虚子帧起始位置或末尾位置，超出虚子帧范围。SignalR = abs (SignalR) ；abs 为取绝对值运算。SignalRC = [SignalR ；SignalR(1 144-1)]；该式为循环补足尾部序列，取累加结果起始位置处的m个chip的数据补在累加结果的末尾位置，m可以根据特征窗的参数确定， m > 0，如取144，也可以根据经验确定，以防止实际同步码位置出现在虚子帧起始位置或末尾位置，超出虚子帧范围。209:终端采用特征窗的方式在累加结果中查找具有下行同步码特征的位置。可以选择特征窗参数为P1和P3的宽度32，P2宽度64，P2两侧各保留宽度8的 Gap0同步码位置处有64个chip的信号幅度高于邻近信号的特征，下面是寻找64个 chip幅度高于左边32个chip和右边32个chip幅度的方式，由于该特征窗方法和现有技术基本相同，下面的描述较为简略。下面是采用特征窗的方式在累加结果的幅度中寻找具有下行同步码特征的位置的过程，包括2091 对累加结果的幅度求取特征值；
由于虚子帧中有6400个chip，每个chip均可能是实际的下行同步码的起始位置， 因此有6400个可能的同步码起始位置，这里描述为虚拟同步码起始位置。起始位置的特征值的计算方法为PlPow = max (PIPow, P3Pow) ；PlPow 是 Pl 段的幅度和，P3Pow 是 P3 段的幅度和， max是求取最大值运算，本步骤是求取Pl段幅度和与P3段幅度和的较大者作为Pl段的幅度和。DfPow = P2Pow_2*PlPow ；P2Pow是P2段的幅度和，DfPow是幅度差，本步骤是计算 P2段幅度和比2倍的Pl段幅度和要大多少。考虑到硬判决数据的幅度均相同，不存在定标问题，因此，采用P2Pow与2*PlPow 的减法取代了传统的除法以降低实现复杂度。2092 查找最大的DfPow，保留虚子帧中最大的DfPow的值和所在位置；[DefEsti, PosEsti] = max(DfPow) ；，DfPow为每个虚拟同步码起始位置对应的特征值，max为寻找最大特征值，DefEsti为最大特征值的大小，PosEsti为最大特征值对应的位置索引。2093 根据最大DfPow所在位置推算出下行同步码所在位置；PosEsti = PosEsti+P2Pos-l ；上一步骤找到的是子帧中下行同步码提前了 Pl长度所在的位置，此步骤扣除了 Pi提前的长度。ifPosEsti > 6400，则PosEsti = PosEsti-6400 ；由于尾部的数据是起始位置数据循环移位得到，超出6400的同步位置，实际是由6400个chip之前的数据获得的，因此， 应当以6400chip之前为同步位置，又由于子帧以6400chip周期出现，是否扣除6400chip 对实际同步结果并无直接影响，此处扣除仅是为了结果范围表示更加合理。本实施方式采用典型参数虚子帧数量N为32的情况下对小区搜索粗同步方法在各种场景下的性能进行了仿真比较，以证实本实施方式在多种恶劣场景下均可以较为稳健的工作。首先，分析AWGN(加性白高斯噪声)信道下基于硬判决小区搜索粗同步的性能，图 3中横坐标为下行同步码的信噪比，纵坐标是粗同步位置结果发生错误的概率(与理想位置偏移超过16chip)，每个样点的仿真数量为32000个子帧。可见，该方法在AWGN信道下可以获得较好的性能，信噪比为_5dB时，错误概率大致为百分之十，信噪比高于_3dB时，错误概率降低至百分之一以下。为了降低存储空间，在方法中使用了单倍chip采样，因此，采样值位置偏差会对粗同步性能构成一定影响，图4中三条曲线分别对应理想定时，1/4采样值位置偏差和l/2chip采样值位置偏差，由图可见，l/4chip采样值位置偏差对性能影响并 不明显， l/2chip采样值位置偏差这种最恶劣的情况导致的性能退化在2dB左右，在该情况下的实际性能也能满足系统要求。由于本方法工作在小区搜索第一步，此时尚未获得下行同步码位置，AFC(自动频率控制)无法进行，考虑到当本地晶振频率与期望频率不完全相同时，会对基带数据造成两方面的影响(1)本振频偏引起的基带信号频率偏移；(2) ADC采样频偏引起的采样值位置随时间累计而移动。图5仿真了当晶振频偏达到3ppm时，上述两种因素对本方法性能的影响。由于引入了差分运算，因此，基带信号频偏本身对粗同步性能几乎无可见影响，但3ppm的晶振频偏每个子帧会导致0. 0192个chip的采样值位置的移动，在32个子帧的区间内，采样值位置累计移动了 0. 6144个chip，图中仿真了起始子帧采样值位置偏差l/2chip且晶振频偏 3ppm情况下的性能，可见其性能已退化到与l/2chip采样值位置偏差接近。下面评估多径衰落信道对小区搜索粗定时性能的影响，图6 图8仿真了最小性能标准定义的Casel Case3信道环境下小区搜索粗定时的性能。Casel和Case2信道是一种低速衰落信道环境，3km/h的车速在2GHz的载波频率上将导致最大多普勒频率只有5. 6Hz，也就是说衰落周期将长达约180ms或36个子帧，基于硬判决的粗同步方法由于不需要进行AGC尝试，因此在时间上提供了充足的跨度，较大程度上保障了低车速环境，尤其是Casel的类单径低车速环境下的性能。由于差分运算基本消除了信道特性的影响，在Case3这种高速环境下，粗同步性能也较为理想。考虑到可能存在的同频邻小区干扰，图8仿真了同时存在同频邻小区干扰的场景，其中在移动台看到的邻小区相对于本小区的功率配比分别为OdB，到达时间滞后了 1个 chip。 在图9中可见，时延相差不大的同频邻小区干扰不仅不会导致性能退化，还对性能有一定程度的提升作用，这是因为硬判决特征窗方法本身只是利用了同样的下行同步码每个子帧周期出现这一特性，本区的同步码和邻区的同步码都满足这一特征，能够在估计因子中得以体现。图10为本实施方式的子帧粗同步的装置，包括依次相连的硬判决模块、差分模块、累加运算模块、去符号位模块和下行同步码位置确定模块，其中硬判决模块，用于采样数字基带信号，对所采样的数字基带信号(采样信号)进行硬判决，得到采样信号的符号位，发送给差分模块；差分模块，用于从接收到的采样信号的符号位中截取数据作为虚子帧，对每个虚子帧中相邻的样点进行差分运算，得到长度为L(L = 6400chip)的差分硬判决虚子帧数据， 将差分硬判决虚子帧数据发送给累加运算模块；累加运算模块，用于取差分硬判决虚子帧数据的虚部作为估计数据，对连续 N(N ^ 2)个差分硬判决虚子帧数据的估计数据进行累加，将累加结果发送给去符号位模块；去符号位模块，用于对累加结果的每个样点去除符号位，并循环补足尾部序列， 即取累加结果起始位置处的m个chip的数据补在累加结果的末尾位置，m > 0，并发送给下行同步码位置确定模块；下行同步码位置确定模块，用于采用特征窗的方式在累加结果中查找具有下行同步码特征的位置。
权利要求
1.一种子帧粗同步的方法，包括终端采样数字基带信号，对采样信号进行硬判决，得到所述采样信号的符号位； 所述终端从所述采样信号的符号位中截取虚子帧，对所截取的每个虚子帧中相邻的样点进行差分运算，得到差分硬判决虚子帧数据；所述终端对多个所述差分硬判决虚子帧数据进行累加，并对累加结果的每个样点去除符号位；所述终端在所述累加结果中查找具有下行同步码特征的位置。
2.如权利要求1所述的方法，其特征在于所述终端对多个所述差分硬判决虚子帧数据进行累加前，还取该差分硬判决虚子帧数据的虚部作为估计数据；所述对多个所述差分硬判决虚子帧数据进行累加为对多个所述差分硬判决虚子帧数据的估计数据进行累加。
3.如权利要求1或2所述的方法，其特征在于所述终端对多个所述差分硬判决虚子帧数据进行累加后，还从累加结果的起始位置起取m个码片的数据补充在累加结果的末尾位置，其中，m> 0。
4.如权利要求1所述的方法，其特征在于，该方法还包括所述终端在小区搜索过程中打开射频器件中的低噪声放大器，并将所述射频器件中的可编程增益放大器配置为最大增益；所述低噪声放大器和可编程增益放大器对天线输出的信号进行放大，并将放大后的信号发送给模拟数字转换器，该模拟数字转换器将所述放大后的信号转换为所述数字基带信号。
5.如权利要求1所述的方法，其特征在于所述具有下行同步码特征的位置为所述累加结果中幅度高于邻近信号的位置。
6.如权利要求5所述的方法，其特征在于所述终端在所述累加结果中查找具有下行同步码特征的位置时，采用特征窗的方式。
7.如权利要求1所述的方法，其特征在于所述终端从所述采样信号的符号位中截取虚子帧时，以6400个码片为单位，每6400个码片的数据作为一个虚子帧。
8.一种子帧粗同步的装置，包括依次相连的硬判决模块、差分模块、累加运算模块、 去符号位模块和下行同步码位置确定模块；所述硬判决模块，用于采样数字基带信号，对采样信号进行硬判决，得到所述采样信号的符号位，将该采样信号的符号位发送给所述差分模块；所述差分模块，用于从所接收到的所述采样信号的符号位中截取虚子帧，对所截取的每个虚子帧中相邻的样点进行差分运算，得到差分硬判决虚子帧数据，发送给所述累加运算模块；所述累加运算模块，用于对所接收到的多个所述差分硬判决虚子帧数据进行累加，将累加结果发送给所述去符号位模块；所述去符号位模块，用于对所接收到的累加结果的每个样点去除符号位，并发送给所述行下行同步码位置确定模块；所述下行同步码位置确定模块，用于在所接收到的累加结果中查找具有下行同步码特征的位置。
9.如权利要求8所述的装置，其特征在于所述累加运算模块，还用于在对多个所述差分硬判决虚子帧数据进行累加前，取该差分硬判决虚子帧数据的虚部作为估计数据；所述累加运算模块对多个所述差分硬判决虚子帧数据进行累加为对多个所述差分硬判决虚子帧数据的估计数据进行累加。
10.如权利要求8所述的装置，其特征在于所述去符号位模块，还用于从所述累加结果的起始位置起取m个码片的数据补充在累加结果的末尾位置，其中，m > 0。
全文摘要
本发明公开一种子帧粗同步的方法及装置，包括终端采样数字基带信号，对采样信号进行硬判决，得到采样信号的符号位；终端从采样信号的符号位中截取虚子帧，对所截取的每个虚子帧中相邻的样点进行差分运算，得到差分硬判决虚子帧数据；终端对多个差分硬判决虚子帧数据进行累加，并对累加结果的每个样点去除符号位；终端在累加结果中查找具有下行同步码特征的位置。本发明基于硬判决数据累加设计以避免AGC尝试，引入了差分运算消除相位和信道的影响，从而消除了小区搜索粗同步对射频器件、ADC位宽以及下行信号的动态范围等诸多因素的依赖，明显提高了小区搜索粗同步过程的稳定性。
文档编号H04L25/06GK102223173SQ201010149919
公开日2011年10月19日 申请日期2010年4月16日 优先权日2010年4月16日
发明者于天昆, 刘中伟, 曾文琪, 李强, 李立文, 林峰, 梁立宏, 褚金涛, 邢艳楠, 邱宁 申请人:中兴通讯股份有限公司