解调器和通信装置的制作方法

专利名称：解调器和通信装置的制作方法
技术领域：
本发明涉及解调器和通信装置，并且更具体地，涉及如下解调器和通信装置，其中 检测响应于本地振荡信号和与本地振荡信号频率同步的调制信号之间的相位差所生成的 解调信号的DC (直流)电压，并执行校正，使得所检测的DC电压变为等于预先设置的参考 电压。
背景技术：
直接转换方法已知为将载波频率的高频信号直接转换为基带信号的方法。在此， 描述常用的直接转换方法的通信装置。该通信装置包括调制器和解调器。在调制器中，调 制对象信号由放大器来放大并被输入给混频器(mixer)，并且由混频器将调制对象信号和 本地振荡信号相乘来生成调制信号。放大器放大由混频器生成的调制信号，并将所生成的 调制信号从天线发送给解调器。另一方面，在解调器中，由天线接收并由放大器放大从调制器发送的调制信号，然 后将其输入给混频器。混频器将由天线接收的调制信号和在解调器侧的本地振荡信号相乘 以获得解调信号。这时，在解调器中提供的以PLL电路形式的频率同步部分将解调器侧的本地振荡 信号的频率与调制器侧的本地振荡信号的频率同步，使得将调制器侧和解调器侧的本地振 荡信号的频率被设置为彼此相等。通过所描述的对策，可以实现具有高准确度的解调过程。在此，描述在执行本地振荡信号的频率同步的情况下的频率分布(frequency allocation)和在不执行本地振荡信号的频率同步的另一情况下的频率分布。图17A图示 了在执行本地振荡信号的频率同步的情况下、调制器侧的调制信号和本地振荡信号的频率 分布，以及图17B图示了在不执行本地振荡信号的频率同步的情况下、调制器侧的调制信 号和本地振荡信号的频率分布。图17C图示了在执行频率同步的情况下解调信号的频率分 布，以及图17D图示了在不执行频率同步的情况下解调信号的频率分布。如果在不执行频率同步的情况下生成解调信号，则出现与调制器侧的本地振荡信 号和解调器侧的本地振荡信号之间的频率误差相应的频率的偏移，如从图17B和17D中看 到的。结果，发生解调信号的质量明显恶化的问题。另一方面，在执行频率同步的情况下， 调制器侧和解调器侧的本地振荡信号的频率保持彼此同步，如图17A和17C所示。因此，解 调器侧可以得到期望频率的解调信号。顺便提及，近年来，开发了使用超过30GHz的毫米波带的频率的通信装置。然而， 如果在包括上述PLL电路的通信装置中使用毫米波带的频率，则存在诸如用于频率同步的 PLL电路之类的相位同步电路具有相对大的尺寸的问题。此外，在使用毫米波带的频率的情 况下，不容易维持PLL电路的分频性能、隔离(isolation)性能等。如果试图增强频率准确 度以维持各性能，则这通过调整功能引起电路规模的增加和成本的增加。相反，如果减小电 路规模，则这引起频率误差增大的问题，导致PLL电路性能的恶化等。因此，提出了执行频率同步而不使用频率同步电路的注入锁定(injectionlock)系统的通信装置。注入锁定系统是将调制器侧的本地振荡器的频率分量也就是本地振荡信 号注入到解调器侧的本地中以使用本地振荡本身来同步频率的系统。图18示出了注入锁定系统的解调器200的配置的例子，以及图19示出了由解调 器200得到的解调信号的波形。从未示出的调制器同时发送调制信号和本地振荡信号。解 调器200将由放大器202放大的调制信号SRF分发(distribute)和注入到本地振荡器206。 本地振荡器206将解调器侧的本地振荡频率与注入到其处的调制器侧的调制信号SRF的载 波分量同步以生成本地振荡信号SL0，并将本地振荡信号SLO输出给混频器204。混频器204 将输入到其处的本地振荡信号SLO与调制信号SRF相乘以生成解调信号。由放大器208放 大所生成的解调信号，然后输出。作为采用注入锁定系统的通信装置，例如，在日本专利特开No. 2005-295594 (在 下文中，被称为专利文件1)中提出并公开了一种通信装置，其中与包括在从调制器发送的 信号波中的低频本地频率信号同步地再现接收侧本地振荡波。使用该通信装置，可以通过 使用所再现的接收侧本地振荡波，以高准确度转换信号波的频率。

发明内容
然而，采用上述注入锁定系统的通信装置具有下面的问题。(i)采用图18所示的注入锁定系统的现有解调器200的混频器204根据下面的表 达式(1)，执行将在解调器200侧的频率同步的本地震荡信号SLO与来自调制器的调制信号 SRF相乘cos (wl) X cos (wl+ θ ) = 1/2 X cos ( θ )(1)因为在上面的表达式⑴中执行了相同频率分量的乘法，所以生成了相位差θ余 弦的DC分量。例如，在使用例如适于简化调制和解调的电路配置来实现成本减小的ASK(幅 度调制)方法的情况下，为了增加通信距离，需要将相位差θ设置为零并增强接收效率。然 而，这引起DC分量的增加。结果，如果由高增益的放大器208来放大具有DC偏移量的解调信号A和C，如图 19所示，则解调信号A和C在其虚线部分处被削减掉了(clip)DC偏移。这导致不能得到更 充足的幅度并且数字解调信号的隔离性能恶化的问题。(ii)同时，在专利文件1中公开的通信装置具有如下缺点因为解调信号的频率 被移动(displace) 了偏移的量，所以需要用于再次将频率转换该偏移的量的电路配置。因此，期望提供可以以高准确度执行解调的解调器和通信装置。根据本发明的实施例，提供了一种解调器，包括频率同步部分、解调信号生成部 分和直流校正部分。频率同步部分被适配用于将要在所述解调器侧生成的本地振荡信号的 频率与从调制器侧发送的调制信号的本地振荡频率同步。解调信号生成部分被适配用于基 于由所述频率同步部分同步的本地振荡信号和从调制器发送的调制信号来生成解调信号。 直流校正部分，被适配用于从由所述解调信号生成部分生成的解调信号中检测解调信号的 直流电压，并校正所述解调信号的直流电压，使得该直流电压变为等于预先设置的参考电 压。根据本发明的另一实施例，提供了一种解调器，包括频率同步部分、解调信号生 成部分、第一直流校正部分和第二直流校正部分。频率同步部分被适配用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧发送的调制信号的本地振荡频率同步。解调信 号生成部分被适配用于基于由所述频率同步部分同步的本地振荡信号和从调制器发送的 调制信号来生成第一和第二差分解调信号。第一直流校正部分被适配用于从由所述解调信 号生成部分生成的第一解调信号中检测第一直流电压，并校正所述第一直流电压，使得所 述第一直流电压变为等于预先设置的第一参考电压。第二直流校正部分被适配用于从由 所述解调信号生成部分生成的第二解调信号中检测第二直流电压，并校正所述第二直流电 压，使得所述第二直流电压变为等于预先设置的第二参考电压。根据本发明的另一实施例，提供了一种解调器，包括频率同步部分、解调信号生 成部分和直流校正部分的解调器。频率同步部分被适配用于将要在解调器侧生成的本地振 荡信号的频率与从调制器侧发送的调制信号的本地振荡频率同步。解调信号生成部分被适 配用于基于由所述频率同步部分同步的本地振荡信号和从调制器发送的调制信号来生成 第一和第二差分解调信号。直流校正部分被适配用于从由所述解调信号生成部分生成的第 一解调信号中检测解调信号的第一直流电压，以及从第二解调信号中检测解调信号的第二 直流电压，然后校正第一直流电压和第二直流电压的至少一个，使得第一直流电压和第二 直流电压之间的电势差变为最小。根据本发明的另一实施例，提供了一种解调器，包括调制器、频率同步部分、解调 信号生成部分和解调器的通信装置。调制器被适配用于利用第一本地振荡信号来调制调制 对象信号以生成调制信号，并发送所生成的调制信号。频率同步部分被适配用于将要在解 调器侧生成的第二本地振荡信号的频率与从所述调制器发送的调制信号的本地振荡频率 同步。解调信号生成部分被适配用于基于由所述频率同步部分同步的第二本地振荡信号和 从所述调制器发送的调制信号，来生成解调信号。解调器具有直流校正部分，该直流校正部 分被适配用于从由所述解调信号生成部分生成的解调信号中检测解调信号的直流电压，并 校正所述解调信号的直流电压，使得该直流电压变为等于预先设置的参考电压。在每一个解调器和通信装置中，调制器的频率同步部分根据注入锁定系统，将要 在解调器侧生成的本地振荡信号的频率与从调制器侧发送到解调器的调制信号的本地振 荡频率同步。由解调信号生成部分将所同步的本地振荡信号与从调制器发送的调制信号相 乘，以生成解调信号。这时，响应于本地振荡信号和与本地振荡信号相位同步的调制信号之 间的相位差，在解调信号中生成直流分量或直流电压。直流校正部分检测解调信号的直流 电压，并校正该直流电压以等于预先设置的参考电压。因此，即便当由放大器放大解调信号时，因为解调信号的直流电压被抑制到参考 信号，所以可以阻止否则可能的削减。从而，可以获得足够的幅度。所以，可以实现调制性 能的改善。通过该解调器和通信装置，因为将解调信号的直流电压校正为变为等于参考电 压，所以可以稳定解调操作，并且可以增加解调输出的输出幅度和线性。从而，可以实现调 制器的性能改善。


图1是示出根据本发明的第一实施例的通信装置的配置例子的框图；图2是图示具有校正的DC电压的解调信号的放大的例子的示意图3是示出图1所示的解调器的混频器和DC校正部分的电路配置的例子的电路 框图；图4A是图示漏极电流和DC校正量之间关系的例子的图形，图4B是图示漏极电流 和DC偏移之间关系的例子的图形，以及图4C是图示DC校正量和DC偏移之间关系的例子 的图形；图5是示出根据本发明的第二实施例的解调器的配置例子的框图；图6是示出图5的解调器的混频器以及第一和第二 DC校正部分的电路配置的例 子的框图；图7是示出根据本发明的第三实施例的解调器的配置例子的框图；图8是示出图7的解调器的混频器和DC校正部分的电路配置的例子的框图；图9是示出根据本发明的第四实施例的解调器的配置例子的框图；图10是示出图9的解调器的混频器、DC校正部分、相位校正部分和本地振荡器的 电路配置的例子的框图；图IlA至IlE是图示图10所示的DC校正部分和相位校正部分的操作例子的时序 图；图12A是图示DC偏移和相位差之间关系的例子的图形，图12B是图示DC校正电 压和相位差之间关系的例子的图形，以及图12C是图示相位校正信号和相位差之间关系的 例子的图形；图13是示出根据本发明的第五实施例的解调器的配置例子的框图；图14是示出图13的解调器的混频器、DC校正部分、相位校正部分和本地振荡器 的电路配置的例子的框图；图15是示出根据本发明的第六实施例的解调器的配置例子的框图；图16是示出图15的解调器的混频器、DC校正部分、相位校正部分和本地振荡器 的电路配置的例子的框图；图17A是图示在执行本地振荡信号的频率同步的情况下、本地震荡信号和调制信 号的频率分布的示意图，图17B是图示在不执行本地振荡信号的频率同步的情况下、本地 振荡信号和调制信号的频率分布的示意图，图17C是图示在执行频率同步的情况下解调信 号的频率分布的示意图，以及图17D是图示在不执行频率同步的情况下解调信号的频率分 布的示意图；图18是示出现有解调器的配置的框图；以及图19是图示现有的具有DC电压的调制信号的放大的例子的示意图。
具体实施例方式在下面，以如下顺序依次描述本发明的实施例。1.第一实施例(解调信号的DC电压的校正控制的例子)2.第二实施例(DC电压的校正的控制的例子使用差分输出的例子)3.第三实施例(DC电压的校正的控制的例子；使用差分输出的例子)4.第四实施例(本地振荡信号的相位的校正控制的例子)5.第五实施例(本地振荡信号的相位的校正控制的例子；使用差分输出的例子)
6.第六实施例(本地振荡信号的相位的校正控制的例子；使用差分输出的例子)<1.第一实施例〉[通信装置的配置例子]图1示出了根据本发明实施例的直接转换型的通信装置100的配置例子。参考图 1，通信装置100包括调制器10和解调器30A，并发送具有从30GHz到300Ghz的毫米波带的
频率的信号。[调制器的配置例子]调制器10包括放大器12和18、混频器14、本地振荡器16和天线20。放大器12 放大输入到其处的诸如基带信号之类的调制对象信号SBB，并将放大的调制对象信号SBB 提供给混频器14。本地振荡器16生成以毫米波带的本地振荡信号SL0，并将其提供给混频 器14。混频器14将从放大器12输入到其处的调制对象信号SBB和从本地振荡器16输入 到其处的本地振荡信号SLO相乘以生成调制信号SRF。放大器18放大从混频器14提供到 其处的调制信号SRF，并将其提供给天线20。将由放大器18放大的调制信号SRF从天线20 发送到解调器30A。[解调器的配置例子]解调器30A包括天线32、放大器34和90、混频器40、本地振荡器70和DC校正部 分50。从调制器10发送的调制信号SRF由解调器30A的天线32接收，并被提供给放大器 34。放大器34放大输入到其处的调制信号SRF。放大的调制信号SRF被分发到混频器40 和本地振荡器70。在下文中，分发给本地振荡器70的调制信号SRF被称为注入信号SRF。本地振荡器70是频率同步部分的例子，并生成具有与从放大器34注入的调制信 号SRF的载波分量的频率相同步的本地振荡频率的毫米波带的本地振荡信号SL0，并且将 该本地振荡信号SLO提供给混频器40。混频器40是调制信号生成部分的例子，病将从放大 器34输入到其处的调制信号SRF和从本地振荡器70输入的本地振荡信号SLO相乘以生成 解调信号SDM，并且将该解调信号SDM输出给放大器90和DC校正部分50。在此，描述注入信号SRF和本地振荡信号SLO之间的相位差与DC电压之间的关 系。在本地振荡信号SLO的频率与注入信号SRF的频率相同步的情况下，解调信号SDM的 DC分量也就是DC电压Vdc响应于本地振荡信号SLO和注入信号SRF之间的相位差而改变。 这时，当解调信号SDM的DC电压Vdc最大时，本地振荡信号SLO和注入信号SRF彼此同相， 并且本地振荡信号SLO与注入信号SRF同步(参考图12)。DC校正部分50提取从混频器40提供到其处的解调信号SDM的DC分量，并根据所 提取的DC分量、基于与参考电压Vref的DC偏移来生成DC校正量。然后，DC校正部分50 将所生成的DC校正量反馈给混频器40。因此，校正了解调信号SDM的DC分量，并将校正后 的解调信号SDM输出到放大器90。在下文中，详细描述该校正控制操作。放大器90放大从混频器40提供到其处的解调信号SDM，并将其提供给放大器90。 例如，由上述的DC校正部分50等将每个具有DC分量的解调信号SDMA和SDMC校正到针对 解调信号SDM的参考电压。因此，根据本实施例，即便在由放大器90放大了解调信号SDMA 和SDMC的情况下，也可以阻止如上文中参考图19描述的那样的削减的发生。[混频器和DC校正部分的配置例子]图3示出了解调器30A的混频器40和DC校正部分50的电路配置的例子。参考图3，混频器40包括差分对的晶体管400和402、另一晶体管404以及负载电阻对406和 408。在图3所示的电路配置中，将η型MOSFET(金属氧化物半导体场效应晶体管)用于晶 体管400、402和404。同样在下文中描述的本发明的第二至第六实施例中，类似地将η型 MOSFET用于各种晶体管。晶体管400在其漏极处与负载电阻406相连，并在其栅极处与连接到本地振荡器 70的混频器40的输入端410相连。晶体管402在其漏极处与负载电阻408和混频器40的 输出端416相连，并在其栅极处与连接到本地振荡器70的混频器40的另一输入端412相 连。晶体管400和402的源极共同连接到节点Al处以形成差分对电路。DC校正部分50的低通滤波器500和放大器90连接到混频器40的输出端416。晶 体管404在其漏极处通过节点Al与晶体管400和402的源极相连，并在其栅极处与连接到 放大器34的混频器40的另一输入端414相连。混频器40在其源极处接地。地是低电势 的电源的例子。DC校正部分50包括低通滤波器500、比较器502、高电势的电源504和晶体管 506。低通滤波器500在其输入端与在混频器40和放大器90之间提供的节点Α2相连，并 在其输出端与比较器502的输入端之一相连。比较器502在其另一输入端通过电源504接 地。晶体管506在其漏极处通过混频器40的输出端416与负载电阻408相连，并在其栅极 处与比较器502的输出端相连。晶体管506在其源极处接地。[混频器和DC校正部分的操作例子]描述混频器40和DC校正部分50的操作例子。图4Α是图示漏极电流Iadj和DC 校正电压Vadj之间关系的例子的图形，并且纵坐标轴表示DC校正电压而横坐标轴表示漏 极电流。图4Β是图示漏极电流Iadj和DC偏移之间关系的例子的图形，并且纵坐标轴表示 漏极电流而横坐标轴表示DC偏移。图4C是图示DC校正电压Vadj和DC偏移之间关系的 例子的图形，并且纵坐标轴表示DC偏移而横坐标轴表示DC校正电压。以差分信号的形式的本地振荡信号SLO被输入到晶体管400和402的输入端410 和412，并且由放大器34放大的调制信号SRF被输入到晶体管404的输入端414。混频器 40将输入到其处的本地振荡信号SLO和调制信号SRF相乘以生成解调信号SDM，并从负载 电阻408侧输出该解调信号SDM。解调信号SDM包括DC分量也就是DC电压Vdc，该DC分 量是响应于本地振荡信号SLO和与本地振荡信号SLO频率同步的调制信号SRF之间的相位 差而生成的。DC校正部分50的低通滤波器500仅让输入到其处的解调信号SDM的DC分量通 过，同时截止(intercepting)解调信号SDM的调制信号分量。通过低通滤波器500的解调 信号SDM的DC电压Vdc被输入到比较器502。比较器502将从低通滤波器500输入到其处的DC电压Vdc与从电源504输入到 其处的参考电压Vref相互比较，并将通过比较得到的电压差作为DC偏移输入到晶体管506 的栅极。根据DC偏移的变化，漏极电流Iadj被反馈回到混频器40。在混频器40中，负载电阻408的电压降的量响应于从DC校正部分50反馈回的漏 极电流Iadj的改变而改变。在此，漏极电流Iadj、DC校正电压Vadj和负载电阻408满足 下面的表达式⑵Vadj = -RLXIadj(2)
这里，DC校正电压Vadj是用于将DC电压Vdc校正到参考电压Vref的电压，并表 示响应于参考电压Vref和DC电压Vdc之间的DC偏移或差而生成的电压。如果漏极电流Iadj增大或减小，则如图4A所示，DC校正电压Vadj取决于负载电 阻408的电压降的量的改变而改变，因此，可以校正解调信号SDM的DC电压Vdc。例如，如果解调信号SDM的DC电压Vdc变得低于参考电压Vref，则因为施加到晶 体管506的栅极的DC偏移减小，所以漏极电流Iadj也减小。随着漏极电流Iadj减小，DC 校正电压Vadj在正方向上增大，如图4A所示，因此，朝向参考电压Vref自动控制DC电压 Vdc。然后，如果通过其自动控制增大漏极电流Iadj使得DC偏移变为等于零，如图4B 所示，则DC校正电压Vadj相应地下降，如图4C所示。通过以此方式将漏极电流Iadj反馈 回到混频器40来执行漏极电流Iadj的自动控制，可以将DC偏移降低到零。另一方面，如果解调信号SDM的DC校正电压Vadj变得高于参考电压Vref，则可以 通过执行与上文中描述的过程相反的过程来将DC偏移降低到零。如上所述，根据本实施例，因为DC校正部分50校正解调信号SDM的DC电压Vdc以 等于参考电压Vref，所以可以稳定解调操作，并且可以消除削减以增加解调输出的线性和 输出幅度。因此，可以实现解调器30A的性能增强。此外，在本实施例中，检测解调信号SDM 的DC电压Vdc并控制DC电压Vdc以等于参考电压Vref而不使用外部电路的控制设备的 DC校正部分50被提供在与解调器30A相同的芯片中。因此，例如，通过将所有组件安装在 CMOS电路的内部，可以实现外围电路规模和引脚数量的减小，从而，可以实现成本的降低。<2.第二实施例> 除了从混频器40提取解调信号SDMl和SM2以及校正解调信号SDMl和SDM2的DC 电压之外，本发明的第二实施例类似于第一实施例。要注意，对在第二实施例中与第一实施 例中描述的解调器30A中的部件相同的部件给出相同的标记，并将省略其详细描述。[解调器的配置例子]图5示出了根据第二实施例的解调器30B的块配置的例子。参考图5，解调器30B 包括天线32、前级放大器34、后级放大器对90和92、混频器40、本地振荡器70、第一 DC校 正部分50和第二 DC校正部分60。第二 DC校正部分60将从混频器40的负载电阻406侧 提取的解调信号SDM2的DC电压Vdc2(参考图6)校正到参考电压Vref2。要注意，第一 DC 校正部分50具有与第一实施例中的第一 DC校正部分50相似的功能，因此在这里省略对其 的重复描述以避免冗余。图6示出了解调器30B的混频器40、第一 DC校正部分50和第二 DC校正部分60 的电路配置的例子。第二 DC校正部分60包括低通滤波器600、比较器602、电源604和晶 体管606。低通滤波器600在其输入端处与在混频器40和放大器92之间提供的节点Bl相 连，并在其输出端处与比较器602的输入端之一相连。比较器602在其另一输入端处通过 电源604接地。晶体管606在其漏极处与混频器40的负载电阻406相连，并在其栅极处与 比较器602的输出端相连。晶体管606在其源极处接地。[解调器的操作例子]第一 DC校正部分50执行与第一实施例中的DC校正部分50相似的操作。具体 地，低通滤波器500截止从混频器40的负载电阻408侧输出的解调信号SDMl的调制信号Vdcl通过并将其输出到比较器502。比较器502将从低通滤波器500输入到其处的DC电压Vdcl与从电源504输入到 其处的参考电压Vrefl相互比较，并将基于比较结果的DC偏移输入到晶体管506的栅极。 因此，与DC偏移的改变相应的漏极电流Iadjl被反馈到混频器40。在混频器40中，响应于 从第一 DC校正部分50反馈的漏极电流Iadjl的增大或减小，负载电阻408的电压降的量 改变。从而，因为DC校正电压Vadjl改变，所以朝向参考电压Vrefl校正解调信号SDMl的 DC 电压 Vdcl0放大器90放大并输出从混频器40输出的、并具有已校正的DC电压Vdcl的解调 信号SDMl。第二 DC校正部分60的低通滤波器600截止从混频器40的负载电阻406侧输出 的解调信号SDM2的调制信号分量，而仅让解调信号SDM2的DC电压Vdc2通过并输出到比 较器602。从混频器40的负载电阻406侧输出的解调信号SDM2具有与从负载电阻408侧 输出的解调信号SDMl相反的相位。比较器602将从低通滤波器600输入到其处的DC电压Vdc2与从电源604输入到 其处的参考电压Vref2相互比较，并将基于比较结果的DC偏移输入到晶体管606的栅极。 这里，DC偏移是参考电压Vref 2和DC电压Vdc2之间的电压差。从而，与DC偏移的改变相 应的漏极电流Iadj2被反馈到混频器40。在混频器40中，负载电阻406的电压降的量取决于从第二 DC校正部分60反馈的 漏极电流Iadj2的增大或减小而改变。从而，因为DC校正电压Vadj2改变，所以可以校正 解调信号SDM2的DC电压Vdc2。这里，DC校正电压Vadj2是用于将DC电压Vdc2校正到参 考电压Vref2的电压，并表示根据参考电压Vref2和DC电压Vdc2之间的DC偏移或差而生 成的电压。放大器92放大并输出从混频器40输出的、并具有已校正的DC电压Vdc2的解调 信号SDM2。如上所述，根据本实施例，可以从由放大器90输出的解调信号SDMl和由放大器92 输出的解调信号SDM2中提取差分解调输出。从而，因为相比于上文中描述的第一实施例， 可以增大解调信号的SN比，所以可以预期在更远的距离上进行传输。要注意，第二 DC校正部分60的参考电压Vref2的值不限于等于第一 DC校正部分 50的参考电压Vrefl的值，而是可以在放大器92的操作范围内任意设置。此外，虽然在上 述例子中将放大器90和92形成为独立的组件，但是即使将它们另外形成为单个联合差分 放大器，仍可以实现类似的效果。<3.第三实施例>除了从混频器40提取相反输出的差分解调信号SDMl和SDM2、并校正解调信号 SDMl和SDM2的DC电压之外，第三实施例与上文中描述的第一实施例相似。要注意，在第三 实施例中，对与第一实施例中描述的解调器30A中的部件相同的部件给出相同的标记，并 将省略其详细描述。[解调器的配置例子]图7示出了根据本发明的第三实施例的解调器30C的块配置的例子。参考图7，解 调器30C包括天线32、前级放大器34、后级放大器90和92、混频器40、本地振荡器70和DC校正部分50。图8示出了解调器30C的电路配置的例子。参考图8，DC校正部分50包括第一 低通滤波器500、第二低通滤波器501、比较器502以及晶体管506和507。第一低通滤波 器500在其输入端处与在混频器40的负载电阻408和放大器90之间提供的节点Cl相连， 并在其输出端处与比较器502的输入端之一相连。第二低通滤波器501在其输入端处与在 混频器40的负载电阻406和放大器92之间提供的节点C2相连，并在其输出端处与比较器 502的另一输入端相连。比较器502在其输出端之一处与晶体管506的栅极相连，并在其另一输出端处与 晶体管507的栅极相连。晶体管506在其漏极处与负载电阻408相连，并在其源极处接地。 晶体管507在其漏极处与负载电阻406相连，并在其源极处接地。[解调器的操作例子]DC校正部分50的第一低通滤波器500截止从混频器40的负载电阻408侧输出的 解调信号SDMl的调制信号分量，而仅让解调信号SDMl的DC电压Vdcl通过并输出到比较 器502。第二低通滤波器501截止从混频器40的负载电阻406侧输出的解调信号SDM2的 调制信号分量，而仅让解调信号SDM2的DC电压Vdc2通过并输出。这里，从混频器40的负 载电阻406侧输出的解调信号SDM2具有与从负载电阻408侧输出的解调信号SDMl相反的 相位。比较器502将输入到其处的解调信号SDMl的DC电压Vdcl和解调信号SDM2的DC 电压Vdc2相互比较，并将从比较结果得到的电压差作为DC偏移输入到晶体管506和507 的栅极。因此，与DC偏移相应的漏极电流Iadjl和Iadj2被反馈到混频器40。在混频器 40中，响应于从DC校正部分50反馈的漏极电流Iadjl的增大或减小，负载电阻408的电压 降的量改变，以及响应于漏极电流Iadj2的增大或减小，负载电阻406的电压降的量改变。 因此，DC校正电压Vadjl和Vadj2如图4A所示改变，并且校正了解调信号SDMl的DC电压 Vdcl和解调信号SDM2的DC电压Vdc2，使得可以将DC电压Vdcl和DC电压Vdc2之间的电 压差最小化到零。由放大器90放大具有已校正的DC电压Vdcl的解调信号SDM1，并将其从放大器 90输出。同时，由放大器92放大具有DC电压Vdc2的解调信号SDM2，并将其从放大器92输出。如上所述，根据本实施例，可以从由放大器90输出的解调信号SDMl和由放大器92 输出的解调信号SDM2中提取DC分量被校正的差分解调输出。从而，因为相比于上文中描 述的第一实施例，可以增大解调信号的SN比，所以可以预期在更远的距离上进行传输。此 外，因为比较器502使用差分对的解调信号SDMl和SDM2，所以消除了从一些其他元件提供 参考电压Vref的需要，因此，可以实现电路规模的减小。虽然在上述例子中将放大器90和92形成为独立的组件，但是即使将它们另外形 成为单个联合差分放大器，仍可以实现类似的效果。此外，即使由放大器90和92提供用于 向第一和第二低通滤波器500和501输入的DC观察点，仍可以实现类似的操作。<4.第四实施例〉在下面，参考附图描述本发明的第四实施例。如上文中结合第一实施例所描述的， 当本地振荡信号SLO和注入信号SRF相位彼此同步时，DC电压Vdc表示最大值，并且DC校正电压Vadj也表示最大值，如图12B所示。另一方面，在第四实施例中，通过调整DC校正 电压Vadj来控制调制信号SFR和本地振荡信号SLO之间的相位同步。要注意，在第四实施 例中，对与第一实施例中描述的解调器30A中的部件相同的部件给出相同的标记，并且将 省略其详细描述。[解调器的配置例子]图9示出了根据本发明的第四实施例的解调器30D的配置例子。参考图9，解调器 30D包括天线32、放大器34和90、混频器40、本地振荡器70、DC校正部分50和相位校正 部分80。解调器30D具有执行调制信号SRF和本地振荡信号SLO之间的相位同步的相位校 正模式。在时间上，与执行上文中描述的解调信号SDM的DC电压Vdc的校正的DC电压校 正模式相分离地提供该相位校正模式。可以在各种时刻执行相位校正，比如当使得电源可获得时、在从等待模式恢复时、 在诸如信道之类的通信设置改变时、在分组的顶部以及在分组长的情况下在分组的任何中 间点处。在任意所述时刻，将使能信号Sen设置为高电平来启动相位校正部分80。如果解 调器30D的模式被改变到相位同步模式，则相位校正部分80基于由DC校正部分50生成的 DC校正电压Vadj将本地振荡信号SLO的相位设置为最佳相位。图10示出了混频器40、DC校正部分50、相位校正部分80和本地振荡器70的电路 配置的例子。参考图10，相位校正部分80包括A/D转换部分800、控制部分802以及D/A 转换部分804。A/D转换部分800在其输入端处与DC校正部分50的比较器502的输出端 相连，并在其输出端处与控制部分802相连。A/D转换部分800将从DC校正部分50提供到 其处的DC校正电压Vadj转换为数字信号，并将该数字信号提供给控制部分802。控制部分802包括例如CPU(中央处理单元)、ROM(只读存储器)和RAM(随机存 取存储器)。控制部分802基于从A/D转换部分800提供到其处的数字信号形式的DC校正 电压Vadj，来生成用于调整本地振荡信号SLO的频率或相位的相位校正信号Vtime，并将该 相位校正信号Vtime提供给D/A转换部分804。D/A转换部分804在其输出端处与本地振荡器70的输入端718相连，并将从控制 部分802提供到其处的相位校正信号Vtime转换为模拟信号，并将该模拟信号提供给本地 振荡器70。本地振荡器70包括交叉耦合类型的振荡电路720以及向其输入注入信号SRF的 晶体管704。振荡电路720包括晶体管700和702、电流源708、电感710和712以及可变 电容二极管714和716。晶体管700和702的源极通过节点Dl共同连接，并且电流源708被插在节点Dl 和地之间。晶体管700在其漏极处与晶体管704的漏极、本地振荡器70的输出端715和晶 体管702的栅极相连。此外，晶体管700在其漏极处与电感710的一端和可变电容二极管 714的一端相连。晶体管702在其漏极处与本地振荡器70的另一输出端717和晶体管700的栅极 相连。晶体管702在其漏极处与电感712的一端和可变电容二极管716的一端相连。可变电容二极管714和716的另一端通过节点D2共同连接，并且相位校正部分80 的D/A转换部分804通过本地振荡器70的输入端718与节点D2相连。电感710和712的 另一端与电源Vcc相连。在本例子中，由电感710和712以及可变电容二极管714和716形成LC谐振器(resonator)。晶体管704在其漏极处与晶体管700的漏极、晶体管702的栅极、电感710的一端 和可变电容二极管714的一端相连。此外，晶体管704在其栅极处通过输出端717与放大 器34相连，并在其源极处通过电流源706接地。由从相位校正部分80的D/A转换部分804输入的相位校正信号Vtune以及电感 710和712来确定以上述这样的方式配置的本地振荡器70的可变电容二极管714和716 的电容。因此，由于电感710和712固定，所以根据相位校正信号Vtime确定本地振荡信号 SLO的谐振频率也就是自激振荡(self-running oscillation)频率。将从调制器10侧经过本地振荡器70的输入端707发送的注入信号SRF输入到 晶体管704的栅极，并且调制信号SRF的电压改变被转换为电流改变并被注入到振荡电路 720。因此，由振荡电路720生成的本地振荡信号SLO的频率与注入信号SRF的频率同步， 并从输出端715和717输出。分别将从输出端715和717输出的相反相位的本地振荡信号 SLO输入到混频器40的输入端410和412。[解调器的操作例子]现在，描述在执行本地振荡信号SLO和调制信号SRF的相位同步的情况下的控制 例子。图IlA至IlF图示了 DC校正部分50和相位校正部分80的操作例子。图12A图示 了 DC偏移和相位差之间关系的例子，以及纵坐标轴表示DC偏移而横坐标轴表示相位差。图 12B图示了 DC校正电压Vadj和相位差之间关系的例子，以及纵坐标轴表示DC校正电压而 横坐标轴表示相位差。图12C图示了相位校正信号Vtune和相位差之间关系的例子，以及 纵坐标轴表示相位差而横坐标轴表示相位校正信号的输出电平。如图IlA和IlB所示，将使能信号Sen和时钟信号Sclk从未示出的时钟控制部分 输入到相位校正部分80的控制部分802。如图IlC可见，当使能信号Sen具有高电平时，控 制部分802在时钟信号Sclk的上升沿生成并向D/A转换部分804输出幅度逐步(stepwise) 改变的相位校正信号Vtime。在本例子中，相位校正信号Vtime的幅度电平逐步增加。本地振荡器70基于从相位校正部分80输入到其处的相位校正信号Vtime和从调 制器10发送到其处的注入信号SRF来生成与调制信号SRF相位同步的本地振荡信号SL0， 并向混频器40输出所生成的本地振荡信号SL0。响应于相位校正信号Vtime的改变，本地 振荡信号SLO在相位等方面逐步改变。混频器40将从本地振荡器70提供到其处的本地振荡信号SLO与从调制器10侧 发送到其处的调制信号SRF相乘以生成解调信号SDM。这时，生成逐步改变的本地振荡信 号SLO和调制信号SRF之间的相位差，并且解调信号SDM的DC电压Vdc与该相位差一起改 变，如图IlD所见。在本例子中，当相位校正信号Vtime的幅度电平是比如图IlC中由实线 圆圈包围的图形的一部分时，本地振荡信号SLO和调制信号SRF彼此相位同步，并且解调信 号SDM的DC电压Vdc表示最大值。DC校正部分50如上所述根据DC电压Vdc的改变来生成DC校正电压Vadj，其中， 通过该DC电压Vdc的改变，解调信号SDM的DC电压Vdc变为等于参考电压Vref，如图IlE 所见。将由DC校正部分50生成的DC校正电压Vadj提供给相位校正部分80。相位校正部分80的控制部分802在时钟信号Sclk的下降沿取得(fetch) DC校正 电压Vadj，并将所取得的DC校正电压Vadj以与相应的相位校正信号Vtime相关的关系存储到诸如RAM的存储部分中。重复执行上述的这样的操作序列，直到使能信号Sen下降的 时刻。控制部分802在使能信号Sen的下降沿从存储在存储部分中的多个DC校正电压 Vadj中选择如下DC校正电压利用该DC校正电压，DC校正电压Vadj的值变为最大。然后， 控制部分802从存储部分读出与所选择的DC校正电压Vadj相应的相位校正信号Vtime，并 向D/A转换部分804输出该相位校正信号Vtune。在本例子中，因为DC校正电压Vadj表示 在图IlE中由实线包围的区域内的最大值，所以控制部分802接着读出与DC校正电压Vadj 相应的、也就是在图IlE中由实线包围的区域内的相位校正信号Vtime，并向D/A转换部分 804输出相位校正信号Vtune。如上所述，根据本实施例，通过选择最大的DC校正电压Vadj，可以选择当解调信 号SDM的DC电压Vdc呈现最大值时的电压。因此，如图12A至12C所见，当DC电压Vdc也 就是DC校正电压Vadj表示最大值时，本地振荡信号SLO和调制信号SRF之间的相位差变 为最小。因此，可以以高准确度执行本地振荡信号SLO和注入信号SRF的相位同步。要注 意，相位校正操作不限于上述的控制方法。<5.第五实施例〉除了从混频器40提取差分输出的解调信号SDMl和SDM2以调整本地振荡信号SLO 的相位之外，第五实施例与上文中描述的第四实施例相似。要注意，在第五实施例中，对与 第四实施例中描述的解调器30D中的部件相同的部件给出相同的标记，并将省略其详细描 述。此外，第一和第二 DC校正部分50和60分别具有与上文中在第二实施例中描述的第一 和第二 DC校正部分50和60相似的配置和功能。因此，将跳过其详细描述。[解调器的配置例子]图13示出了根据本发明的第五实施例的解调器30E的块配置的例子。参考图13， 解调器30E包括天线32、前级放大器34、后级放大器90和92、混频器40、本地振荡器70、 第一 DC校正部分50、第二 DC校正部分60和相位校正部分80。图14示出了解调器30E的电路配置的例子。参考图14，相位校正部分80包括第 一 A/D转换部分800、第二 A/D转换部分801、控制部分802和D/A转换部分804。第一 A/D 转换部分800在其输入端处与第一 DC校正部分50的比较器502的输出端相连，并在其输 出端处与控制部分802相连。第二 A/D转换部分801在其输入端处与第二 DC校正部分60 的比较器602的输出端相连，并在其输出端处与控制部分802相连。[解调器的操作例子]将使能信号Sen和时钟信号Sclk从未示出的时钟控制部分输入到相位校正部分 80的控制部分802。相位校正部分80的控制部分802基于输入到其处的使能信号Sen和 时钟信号Sclk生成幅度电平逐步改变的相位校正信号Vtime，并将该相位校正信号Vtime 输出到D/A转换部分804，如图IlC所见。本地振荡器70基于从相位校正部分80输入到其处的相位校正信号Vtime和从调 制器10侧发送到其处的注入信号SRF来生成本地振荡信号SL0，并将该本地振荡信号SLO 输出到混频器40。混频器40将从本地振荡器70接收的本地振荡信号SLO和从调制器10 侧接收的注入信号SRF相乘以生成解调信号SDMl和SDM2，并差分输出解调信号SDMl和 SDM2。从负载电阻408侧提取解调信号SDM1，并将其输入到第一 DC校正部分50。从负载电阻406侧提取解调信号SDM2，并将其输入到第二 DC校正部分60。第一 DC校正部分50如上所述生成DC校正电压Vadj 1，其中使用该DC校正电压 Vadj 1，解调信号SDMl的DC电压Vdcl变为参考电压Vref 1，如图IlE所见，并且第一 DC校 正部分50将该DC校正电压Vadjl输入到相位校正部分80的第一 A/D转换部分800。第一 A/D转换部分800将DC校正电压Vadjl转换为数字值，并将该数字值提供给控制部分802。第二 DC校正部分60生成DC校正电压Vadj2，其中使用该DC校正电压Vadj2，解 调信号SDM2的DC电压Vad2变为参考电压Vref 2，并且第二 DC校正部分60将该DC校正电 压Vadj2输入到相位校正部分80的第二 A/D转换部分801。第二 A/D转换部分801将DC 校正电压Vadj2转换为数字值，并将该数字值提供给控制部分802。控制部分802选择当差分输入到其处的DC校正电压Vadjl和Vadj2之间的电压 差变为最大时的相位校正信号Vtime，并将所选择的相位校正信号Vtime输出到D/A转换部 分804，如图IlC所见。D/A转换部分804将相位校正信号Vtime转换为模拟信号，并将该 模拟信号输入到本地振荡器70。因此，本地振荡器70可以生成具有与注入信号SRF的相位 相同步的相位的本地振荡信号SL0，并将该本地振荡信号SLO输出到混频器40。如上所述，根据本实施例，因为可以由第一和第二 DC校正部分50和60差分检测 DC校正电压Vadjl和Vadj2，所以可以增大SN比，从而，可以执行更稳定的相位校正。<6.第六实施例>除了从混频器40提取差分输出以调整本地振荡信号SLO的相位之外，第六实施例 与上文中描述的第四实施例相似。要注意，用相同的参考标记指代与上面结合第一和第三 实施例描述的、诸如DC校正部分50之类的解调器30A和30C的组件相同的组件，并且在此 省略它们的重复描述以避免冗余。[解调器的配置例子]图15示出了第六实施例中的解调器30F的块配置的例子。解调器30F包括天线 32、前级放大器34、后级放大器90和92、混频器40、本地振荡器70、DC校正部分50和相位 校正部分80。图16示出了解调器30F的电路配置的例子。参考图16，DC校正部分50包括第 一低通滤波器500、第二低通滤波器501、比较器502以及晶体管506和507。相位校正部 分80包括第一 A/D转换部分800、第二 A/D转换部分801、控制部分802和D/A转换部分 804。[解调器的操作例子]在第六实施例中，执行与上面结合第四实施例描述的解调器30D的相位同步操作 相似的操作。具体地，相位校正部分80基于时钟信号Sclk生成幅度电平逐步改变的相位 校正信号Vtime，并向本地振荡器70输出该相位校正信号Vtime，如图IlC所见。DC校正部 分50生成DC校正电压Vadjl和Vadj2，用于校正由本地振荡信号SLO和与本地振荡信号 SLO相位同步的调制信号SRF之间的相位差引起的解调信号SDMl和SDM2的DC电压Vdcl 和Vdc2，如图IlE所见。相位校正部分80的A/D转换部分800将从DC校正部分50提供到其处的DC校正 电压Vadjl转换为模拟信号，并将该模拟信号提供给控制部分802。第二 A/D转换部分801 将从DC校正部分50提供到其处的DC校正电压Vadj2转换为模拟信号，并将该模拟信号提供给控制部分802。控制部分802选择DC校正电压Vadjl和另一 DC校正电压Vadj2，其中通过该DC 校正电压Vadjl和另一 DC校正电压Vadj2，DC校正电压Vadjl和DC校正电压Vadj2之间 的电压差变为最大，如图IlE所见。然后，控制部分802从存储部分读出与所选择的DC校 正电压Vadjl和Vadj2相应的相位校正信号Vtune，并向D/A转换部分804输出该相位校正 信号Vtune，如图IlC所见。由放大器90放大并从放大器90输出从混频器40输出的、并具有已校正的DC电 压Vdcl的解调信号SDMl等。类似地，由放大器92放大并从放大器92输出具有已校正的 DC电压Vdc2的解调信号SDM2。如上所述，根据本实施例，因为相位校正部分80差分检测DC校正电压Vadjl和 Vadj2，所以可以增大DC校正电压的SN比。从而，可以执行稳定的相位校正。要注意，本发明的技术范围不限于上文中描述的实施例，而是包括上文中描述的 实施例的各种修改形式而不脱离本发明的主题。例如，虽然在上文中描述的第一至第六 实施例中将MOSFET用于晶体管，但是晶体管不限于此，而是可以替代地使用双极型的晶体 管。本申请包括与2009年5月29日提交于日本专利局的日本优先权专利申请JP 2009-131094中公开的主题相关的主题，其全部内容通过引用合并于此。
权利要求
一种解调器，包括频率同步部分，被适配用于将要在所述解调器侧生成的本地振荡信号的频率与从调制器侧发送的调制信号的本地振荡频率同步；解调信号生成部分，被适配用于基于由所述频率同步部分同步的本地振荡信号和从调制器发送的调制信号来生成解调信号；以及直流校正部分，被适配用于从由所述解调信号生成部分生成的解调信号中检测解调信号的直流电压，并校正所述解调信号的直流电压，使得该直流电压变为等于预先设置的参考电压。
2.根据权利要求1所述的解调器，还包括相位校正部分，被适配用于基于由所述直流校正部分检测的解调信号的直流电压来将 本地振荡信号的相位和调制信号的相位彼此同步。
3.根据权利要求2所述的解调器，其中所述相位校正部分生成具有以多级改变的电平的相位校正信号用于控制本地振荡信 号的相位，并将所生成的信号提供给所述频率同步部分；所述相位校正部分基于所述相位校正信号，从所述直流校正部分获取根据通过将调制 信号和从所述频率同步部分输出的本地振荡信号相乘而得到的解调信号的直流电压的直 流校正电压；以及所述相位校正部分选择当在从所述直流校正部分获取的直流校正电压的值中的一个 直流校正电压的值变为最大时的相位校正信号，作为用于将本地振荡信号和调制信号的相 位彼此同步的相位校正信号。
4.根据权利要求1所述的解调器，其中 所述解调信号生成部分包括第一和第二晶体管的差分对，其中差分本地振荡信号被输入到该差分对； 第三晶体管，在其漏极处与第一和第二晶体管的源极相连，并在其源极处与低电势电 源相连，并被适配用于接收输入到其处的调制信号；第一电阻，连接在第一晶体管的漏极和高电势电源之间；以及 第二电阻，连接在第二晶体管的漏极和高电势电源之间；以及 所述直流校正部分包括低通滤波器，被适配用于让从所述解调信号生成部分的第一电阻或第二电阻输出的解 调信号的直流电压通过；比较部分，被适配用于将通过相互比较通过了所述低通滤波器的解调信号的直流电压 与参考电压而得到的差电压作为直流偏移输出；以及晶体管，在其漏极处与第一电阻或第二电相连，在其栅极处与所述比较部分相连，以及 在其源极处与低电势电源相连。
5.一种解调器，包括频率同步部分，被适配用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧 发送的调制信号的本地振荡频率同步；解调信号生成部分，被适配用于基于由所述频率同步部分同步的本地振荡信号和从调 制器发送的调制信号来生成第一和第二差分解调信号；=第一直流校正部分，被适配用于从由所述解调信号生成部分生成的第一解调信号中检 测第一直流电压，并校正所述第一直流电压，使得所述第一直流电压变为等于预先设置的 第一参考电压；以及第二直流校正部分，被适配用于从由所述解调信号生成部分生成的第二解调信号中检 测第二直流电压，并校正所述第二直流电压，使得所述第二直流电压变为等于预先设置的 第二参考电压。
6.根据权利要求5所述的解调器，还包括相位校正部分，被适配用于基于由所述第一直流校正部分检测的第一直流电压和由所 述第二直流校正部分检测的第二直流电压之间的差电压，来将本地振荡信号的相位和调制 信号的相位彼此同步。
7.根据权利要求5所述的解调器，其中 所述解调信号生成部分包括第一和第二晶体管的差分对，其中差分本地振荡信号被输入到该差分对； 第三晶体管，在其漏极处与第一和第二晶体管的源极相连，并在其源极处与低电势电 源相连，并被适配用于接收输入到其处的调制信号；第一电阻，连接在第一晶体管的漏极和高电势电源之间；以及 第二电阻，连接在第二晶体管的漏极和高电势电源之间；以及 所述第一直流校正部分包括低通滤波器，被适配用于让从所述解调信号生成部分的第一电阻输出的第一解调信号 的第一直流电压通过；比较部分，被适配用于将通过比较通过了低通滤波器的第一解调信号的第一直流电压 和第一参考电压而得到的差电压作为直流偏移输出；以及晶体管，在其漏极处与第一电阻相连，在其栅极处与比较部分相连，以及在其源极处与 低电势电源相连；以及所述第二直流校正部分包括低通滤波器，被适配用于让从所述解调信号生成部分的第二电阻输出的第二解调信号 的第二直流电压通过；比较部分，被适配用于将通过比较通过了低通滤波器的第二解调信号的第二直流电压 和第二参考电压而得到的差电压作为直流偏移输出；以及晶体管，在其漏极处与第二电阻相连，在其栅极处与所述比较部分相连，以及在其源极 处与低电势电源相连。
8.一种解调器，包括频率同步部分，被适配用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧 发送的调制信号的本地振荡频率同步；解调信号生成部分，被适配用于基于由所述频率同步部分同步的本地振荡信号和从调 制器发送的调制信号来生成第一和第二差分解调信号；以及直流校正部分，被适配用于从由所述解调信号生成部分生成的第一解调信号中检测解 调信号的第一直流电压，以及从第二解调信号中检测解调信号的第二直流电压，然后校正 第一直流电压和第二直流电压的至少一个，使得第一直流电压和第二直流电压之间的电势
9.根据权利要求8所述的解调器，还包括相位校正部分，被适配用于基于由所述直流校正部分检测的第一直流电压和第二直流 电压之间的差电压来将本地振荡信号的相位和调制信号的相位同步。
10.根据权利要求8所述的解调器，其中 所述解调信号生成部分包括第一和第二晶体管的差分对，其中差分本地振荡信号被输入到该差分对； 第三晶体管，在其漏极处与第一和第二晶体管的源极相连，并在其源极处与低电势电 源相连，并被适配用于接收输入到其处的调制信号；第一电阻，连接在第一晶体管的漏极和高电势电源之间；以及 第二电阻，连接在第二晶体管的漏极和高电势电源之间；以及 所述直流校正部分包括第一低通滤波器，与所述解调信号生成部分的第一电阻相连，被适配用于让从所述解 调信号生成部分输出的第一解调信号的第一直流电压通过；第二低通滤波器，与所述解调信号生成部分的第二电阻相连，被适配用于让从所述解 调信号生成部分输出的第二解调信号的第二直流电压通过；比较部分，被适配用于将通过相互比较通过了第一低通滤波器的第一解调信号的第一 直流电压和通过了第二低通滤波器的第二解调信号的第二直流电压而得到的差电压作为 直流偏移输出；第一晶体管，在其漏极处与所述解调信号生成部分的第一电阻相连，在其栅极处与比 较部分相连，以及在其源极处与低电势电源相连；以及第二晶体管，在其漏极处与所述解调信号生成部分的第二电阻相连，在其栅极处与比 较部分相连，以及在其源极处与低电势电源相连。
11.一种通信装置，包括调制器，被适配用于利用第一本地振荡信号来调制调制对象信号以生成调制信号，并 发送所生成的调制信号；频率同步部分，被适配用于将要在解调器侧生成的第二本地振荡信号的频率与从所述 调制器发送的调制信号的本地振荡频率同步；解调信号生成部分，被适配用于基于由所述频率同步部分同步的第二本地振荡信号和 从所述调制器发送的调制信号，来生成解调信号；以及解调器，具有直流校正部分，被适配用于从由所述解调信号生成部分生成的解调信号 中检测解调信号的直流电压，并校正所述解调信号的直流电压，使得该直流电压变为等于 预先设置的参考电压。
12.—种解调器，包括频率同步装置，用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧发送的 调制信号的本地振荡频率同步；解调信号生成装置，用于基于由所述频率同步装置同步的本地振荡信号和从调制器发 送的调制信号来生成解调信号；以及直流控制装置，用于从由所述解调信号生成装置生成的解调信号中检测解调信号的直流电压，并校正所述解调信号的直流电压，使得该直流电压变为等于预先设置的参考电压。
13.—种解调器，包括频率同步装置，用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧发送的 调制信号的本地振荡频率同步；解调信号生成装置，用于基于由所述频率同步装置同步的本地振荡信号和从调制器发 送的调制信号来生成第一和第二差分解调信号；第一直流校正装置，用于从由所述解调信号生成装置生成的第一解调信号中检测第一 直流电压，并校正所述第一直流电压，使得所述第一直流电压变为等于预先设置的第一参 考电压；以及第二直流校正装置，用于从由所述解调信号生成装置生成的第二解调信号中检测第二 直流电压，并校正所述第二直流电压，使得所述第二直流电压变为等于预先设置的第二参 考电压。
14.一种解调器，包括频率同步装置，用于将要在解调器侧生成的本地振荡信号的频率与从调制器侧发送的 调制信号的本地振荡频率同步；解调信号生成装置，用于基于由所述频率同步装置同步的本地振荡信号和从调制器发 送的调制信号来生成第一和第二差分解调信号；直流校正装置，用于从由所述解调信号生成装置生成的第一解调信号中检测解调信号 的第一直流电压，以及从第二解调信号中检测解调信号的第二直流电压，然后校正第一直 流电压和第二直流电压的至少一个，使得第一直流电压和第二直流电压之间的电势差变为 最小。
全文摘要
在此公开了一种解调器，包括频率同步部分，被适配用于将要在所述解调器侧生成的本地振荡信号的频率与从调制器侧发送的调制信号的本地振荡频率同步；解调信号生成部分，被适配用于基于由所述频率同步部分同步的本地振荡信号和从调制器发送的调制信号来生成解调信号；以及直流校正部分，被适配用于从由所述解调信号生成部分生成的解调信号中检测解调信号的直流电压，并校正所述解调信号的直流电压，使得该直流电压变为等于预先设置的参考电压。
文档编号H04L27/06GK101902235SQ20101018979
公开日2010年12月1日 申请日期2010年5月24日 优先权日2009年5月29日
发明者小森健司 申请人:索尼公司