专利名称：集成电路装置中的调制器模块的制作方法
技术领域：
本发明涉及集成电路装置，且更明确地说，涉及具有整合于其中的调制模块的集成电路装置。
背景技术：
例如无线系统等电子系统可通过某一形式的电磁信号(例如，射频、红外线等)来通信。此外，存在可用于电磁信号的许多类型的调制，例如，振幅调制(AM)、频率调制(FM)、 相移键控(PSK)、频移键控(FSK)等。目前的技术仅提供应用专用通信调制器外围设备，其必须添加到无线电子系统的其它电子逻辑。此需要用于通信调制器外围设备的额外印制电路板面积及单独的集成电路装置封装。另外，存在其它电子装置，其可为有线或无线的且需要用于使用多个不同频率的应用的通信及/或控制(例如，电机速度及荧光灯调暗控制)的经调制信号，所述经调制信号可在所述多个不同频率及/或所述多个不同频率中的任一者或一者以上的接通/关断键控之间进行调制。
发明内容
本发明需要一种集成电路装置，其包含通信调制器外围设备且提供接口以借助同样包含于所述集成电路装置中的数字逻辑来操纵所述通信调制器外围设备的电路并使其自动化。所述通信调制器外围设备可使用二进制数据来基本上产生任一形式的调制，且在不需要外部连接或外部外围装置的情况下可根据由所述集成电路装置的数字逻辑供应的数据产生数据经调制信号。举例来说，数据传输可使用音频调制解调器、超声波、红外线(IR)及射频信号装置，所述装置使用适当调制载波来发送数据。所述调制载波的操作频率可为，举例来说但不限于，低达40Hz且高达32Mhz。此前，调制载波信号通常需要与集成电路装置分开的外部电路，例如，微控制器。根据本发明的教示，可支持不同类型的调制格式。所支持的这些调制格式中的一些调制格式可为，举例来说但不限于，接通/关断键控(OOK)、频移键控(FSK)、相移键控 (PSK)、脉冲宽度调制(PWM)、脉冲位置调制(PPM)、脉冲密度调制(PDM)等。调制逻辑与集成电路装置成一体且可将内部频率源用于来自集成电路装置内部硬件逻辑的载波及调制数据、软件产生的调制数据(modulation data)或者来自外部数据源的调制数据。可使选定载波的数据调制转变在1与0之间的调制自动同步以便基本上减少经调制信号输出中的“假信号”及/或其它不需要的频率内容，例如，寄生噪声。举例来说，当启用同步时，当调制器信号从逻辑低切换到逻辑高或从逻辑高切换到逻辑低(例如， 逻辑转变)时，载波源将被切换。同步确保当前载波信号在切换到不同载波信号的逻辑低或高之前分别转到所述逻辑低或高。此特征防止缩短的载波脉冲在输出信号中出现于位元边界处。载波源可为，举例来说但不限于，1)集成电路装置的具有独立分频器的系统时钟、 2)可在多个频率下操作且具有偏移定时器(具有启用多个相位的共用周期)的多个脉冲宽度调制(PWM)及/或脉冲位置调制(PPM)信道、幻外部时钟源及4)具有固定工作循环且可在每时间周期不同脉冲次数下操作的多个脉冲密度调制(PDM)信道。调制源可为，举例来说但不限于，1)主同步串行端口 /同步串行端口(MSSP/SSP)， 例如，串行外围接口总线(SPI)及内置集成电路(I2C)通信外围设备；2)通用非同步收发器 (UART)，其包含通用同步非同步收发器(USART)及可用于非归零(NRZ)数据流的增强型非同步收发器(EUART) ；3)用于软件程序控制调制外围设备的软件位元，4)用于脉冲宽度及脉冲位置调制的PWMj)用于过程控制应用的电压比较器及6)外部信号。本发明涵盖可由调制源选择的两个或两个以上载波源可为频率相同但相位不同的关系(例如，在相位上移位120电度以驱动并控制三相位无刷直流电机)，且此属于本发明的范围。根据本发明的具体实例性实施例，一种具有调制模块的集成电路装置包括调制混频器；调制器多路复用器，其具有接收多个调制器信号的输入及连接到所述调制混频器的调制器输入的输出，其中所述调制器多路复用器选择所述多个调制器信号中的一者以用于耦合到所述调制器输入；高载波多路复用器，其具有适于耦合到多个载波信号的输入及耦合到所述调制混频器的高载波输入的输出，其中所述调制器多路复用器选择将所述多个载波信号中的哪个载波信号耦合到所述高载波输入；低载波多路复用器，其具有适于耦合到所述多个载波信号的输入及耦合到所述调制混频器的低载波输入的输出，其中所述调制器多路复用器选择将所述多个载波信号中的哪个载波信号耦合到所述低载波输入；且其中所述调制混频器输出当所述调制器输入处于第一逻辑电平时从所述高载波输入得到的及当所述调制器输入处于第二逻辑电平时从所述低载波输入得到的经调制信号。
结合附图参考以下描述可更全面地理解本发明的揭示内容，附图中图1图解说明根据本发明的具体实例性实施例的包括调制器模块的集成电路装置的示意性框图；图2图解说明根据本发明的具体实例性实施例的图1中所示集成电路装置的调制器模块中的混频器的示意图；图3图解说明根据本发明的教示的接通/关断键控(OOK)经调制信号的示意性时序图；图3图解说明根据本发明的教示的不具有当在高载波与低载波之间切换时进行的同步的经调制信号的示意性时序图4图解说明根据本发明的教示的不具有当在高载波与低载波之间切换时进行的载波同步的经调制信号的示意性时序图；图5图解说明根据本发明的教示的具有当在高载波与低载波之间切换时进行的仅高载波同步的经调制信号的示意性时序图；图6图解说明根据本发明的教示的具有当在高载波与低载波之间切换时进行的仅低载波同步的经调制信号的示意性时序图；图7图解说明根据本发明的教示的具有当在高载波与低载波之间切换时进行的高载波及低载波同步的经调制信号的示意性时序图；且图8图解说明根据本发明的教示的利用图1的集成电路装置的荧光灯驱动器电路的示意性框图。
具体实施例方式虽然本发明易于做出各种修改及替代形式，但在图式中已显示并在本文中详细描述其具体实例性实施例。然而，应理解，本文中对具体实例性实施例的描述并非打算将本发明限制于本文所揭示的特定形式，而是相反，本发明打算涵盖如随附权利要求书所界定的所有修改及等效形式。现参考图式，示意性地图解说明具体实例性实施例的细节。图式中相同元件将由相同编号表示，且类似元件将由具有不同小写字母后缀的相同编号表示。参考图1，其绘示根据本发明的具体实例性实施例的包括调制器模块的集成电路装置的示意性框图。集成电路装置(由编号100大体表示)包括具有调制控制逻辑106 的调制器模块、信号调制混频器108、XOR门110、调制器多路复用器112、高载波多路复用器114、低载波多路复用器116及输入接收器与输出驱动器(I/O) 118。集成电路装置100 可进一步包括数字处理器102及存储器104。集成电路装置100可为，举例来说但不限于， 微控制器、微处理器、数字信号处理器(DSP)、应用专用集成电路(ASIC)、可编程逻辑阵列 (PLA)、现场可编程门阵列(FPGA)等。通常，借助存储于存储器104中的软件/固件程序来控制数字处理器102。存储器104可为易失性及/或非易失性随机存取存储器(RAM)及类似存储器。根据本发明的教示，调制控制逻辑106的功能可由受控于软件程序(未显示)及/ 或经专门设计以操作多路复用器112、114及116的专用硬件/固件逻辑的数字处理器102 来执行。调制控制逻辑106可为，举例来说但不限于，状态机。XOR门110可用于反转来自信号调制混频器108的经调制信号128的极性。调制控制逻辑106可具有关闭控制输入以用于在不被使用时或在集成电路装置处于备用或睡眠模式中时关闭调制器模块。当关闭调制控制逻辑106时，其输出还可进入到高阻抗状态中，例如，三态输出。可随时将多个调制信号中的任何一者选择为穿过调制器多路复用器112。可随时将多个载波信号中的任何两者选择为分别穿过高载波多路复用器114及低载波多路复用器116。此特征使得能够具有呈脉冲流的多个不同频率脉冲，例如，用于荧光灯驱动及调暗应用、发光二极管(LED)亮度控制应用、无刷直流电机驱动及控制应用等。所述调制器模块提供在不需要外部调制器及驱动器电路的情况下产生经调制信号1 且通过集成电路装置100的I/O 118发送此信号1 的能力。
参考图2，其绘示根据本发明的具体实例性实施例的图1中所示集成电路装置的调制器模块中的混频器的示意图。高载波及/或低载波可是来自内部时钟、时钟及分频器、 定时器、外部等。信号调制混频器108取得来自调制器多路复用器112的输出122的传入调制器信号，其与来自高载波124 (来自高载波多路复用器114)或低载波126 (来自低载波多路复用器116)的载波信号进行逻辑乘以形成经调制信号128。调制器源可是来自内部数据信号源及/或外部数据信号源(未显示)。可将多个调制器源中的任何一者选择为穿过调制器多路复用器112。选定调制器源为数据流，其将调制一个或两个载波，即，高载波IM或低载波126(按时间顺序)。另外，高载波多路复用器 114及/或低载波多路复用器116可用于分别选择多于一个高载波输出IM及/或低载波输出126，以使得多个高载波及/或低载波可按顺序呈数据流。此特征最有利于具有加热灯丝的荧光灯的亮度控制及无刷直流电机的速度控制。信号调制混频器108的独特特征为载波同步，其保证经调制信号128中基本上不出现假信号。假信号或缩短的载波脉冲是通过调制器从一个载波频率切换到另一个所造成的。当启用载波切换同步且调制器数据将逻辑电平(例如)从逻辑高切换到逻辑低或相反时，调制混频器108首先等待当前载波转到逻辑低。然后，将所述载波输出锁存为低从而启用数据低载波的输出。一旦在数据低载波上检测到下降边缘，即针对所述载波源启用输出。在将逻辑高施加到多路复用器236的高载波同步控制端口及/或多路复用器238 的低载波同步控制端口时，可实现载波切换同步。D触发器240及242分别保持高载波IM 及低载波1 的逻辑电平。以使得无论何时存在调制器信号122的逻辑电平改变且载波同步控制端口中的一者或两者都处于逻辑高，均将出现高载波与低载波之间的切换或相反， 如下文中更充分地描述。可分别通过M)R门250及252使高载波逻辑电平及低载波逻辑电平颠倒。本发明涵盖可将其它逻辑电路设计用于图1中所示电路的功能且熟悉数字逻辑设计并了解本发明的教示的技术人员将易于明了所述其它逻辑电路设计，且此属于本发明的范围。参考图3，其绘示根据本发明的教示的接通/关断键控(OOK)经调制信号的示意性时序图。调制器信号122致使信号调制混频器108在高载波信号124与低载波信号1 之间切换。在图3中所示的实例中，低载波信号1 连续处于逻辑低，S卩，关断。无论何时调制器信号122处于逻辑高，信号调制混频器108均将使用高载波信号124，且无论何时调制器信号122处于逻辑低，信号调制混频器108均将使用低载波信号126。四个下部波形图 (a)到(d)图解说明启用及/或停用高载波及低载波的同步如何影响经调制信号128。现参考波形图(a)，启用高载波同步且停用低载波同步。无论何时调制器信号122 转到逻辑低且高载波信号IM转到逻辑低，经调制信号1 均将转到逻辑低。因此，从高载波信号IM到低载波信号126的转变将与高载波信号124的逻辑电平改变(从高到低)同
止
少ο现参考波形图(b)，启用高载波及低载波同步两者。无论何时调制器信号122转到逻辑低且高载波信号IM转到逻辑低，经调制信号1 均将转到逻辑低。因此，高载波信号IM与低载波信号1 之间的转变将与从高到低的逻辑电平改变同步。在此实例中，低载波信号126总是处于逻辑低，因此经调制信号128与在波形图(a)中相同。现参考波形图(c)，停用高载波及低载波同步两者。无论何时调制器信号122转到
8逻辑低，经调制信号1 均将转到逻辑低。如时间点(1)、(幻及C3)处所图解说明，可截平从高载波信号124到低载波信号126的转变。现参考图(d)，停用高载波同步且启用低载波同步。无论何时调制器信号122转到逻辑低，经调制信号1 均将转到逻辑低。如时间点(1)、(幻及C3)处所图解说明，可截平从高载波信号124到低载波信号126的转变。在此实例中，低载波信号1 总是处于逻辑低，因此经调制信号1 与在波形图(c)中相同。参考图4，其绘示根据本发明的教示的不具有当在高载波与低载波之间切换时进行的载波同步的经调制信号的示意性时序图。当调制器信号122处于逻辑高时，经调制信号1 遵循高载波信号124的逻辑状态，且当调制信号122处于逻辑低时，经调制信号1 遵循低载波信号126的逻辑状态。经调制信号1 表示FSK或调制载波。在图4中所示的实例中，经调制信号128的逻辑状态改变遵循在不考虑高载波信号IM及低载波信号 126的逻辑状态的情况下根据调制器信号122的逻辑状态改变而在高载波信号IM与低载波信号126之间做出的载波信号选择。如可在时间点(1)、(2)及(3)处看到，经调制信号 128的波形被截平且易于产生“假信号”及频率杂散信号。参考图5，其绘示根据本发明的教示的具有当在高载波与低载波之间切换时进行的仅高载波同步的经调制信号的示意性时序图。只要调制器信号122处于逻辑高，经调制信号128即遵循高载波信号124的逻辑状态。然而，当调制器信号122转到逻辑低时，向将用作经调制信号128的低载波信号126的切换被延迟直到高载波信号IM处于逻辑低。此防止遭遇的假信号问题中的一些问题，如图4中所示。然而，当调制器信号122转回到逻辑高时，不管低载波信号126的逻辑状态如何经调制信号1 均将切换回到高载波信号124。 此仍然可引入一些不期望的波形，例如，脉冲宽度的缩短。参考图6，其绘示根据本发明的教示的具有当在高载波与低载波之间切换时进行的仅低载波同步的经调制信号的示意性时序图。只要调制器信号122处于逻辑低，经调制信号128即遵循低载波信号126的逻辑状态。然而，当调制器信号122转到逻辑高时，向将用作经调制信号128的高载波信号124的切换被延迟直到低载波信号1 处于逻辑低。此防止遭遇的假信号问题中的一些问题，如图4中所示。然而，当调制器信号122转回到逻辑低时，不管高载波信号124的逻辑状态如何经调制信号1 均将切换回到低载波信号126。 此仍然可引入一些不期望的波形，例如，脉冲宽度的缩短。参考图7，其绘示根据本发明的教示的具有当在高载波与低载波之间切换时进行的高载波及低载波同步的经调制信号的示意性时序图。经调制信号1 在调制器信号122 处于逻辑高时遵循高载波信号1 的逻辑状态且在调制器信号122处于逻辑低时遵循低载波信号126的逻辑状态，除非调制器信号122正在逻辑状态之间转变，即，逻辑高到逻辑低或相反。当调制器信号122处于逻辑低且高载波信号IM处于逻辑低时，经调制信号1 将仅从高载波信号1 切换到低载波信号126。同样，当调制器信号122处于逻辑高且低载波信号1 处于逻辑低时，经调制信号1 将仅从低载波信号1 切换到高载波信号124。 使调制器信号122与高载波信号IM及低载波信号1 两者同步维持经调制信号128的适合相应波形且基本上减少其中的假信号。参考图8，其绘示利用图1的集成电路装置的荧光灯驱动器电路的示意性框图。图 8的荧光灯电路可用于固定亮度应用及调暗应用两者。所述荧光灯电路(由编号800大体表示)包括集成电路装置100a、高侧及低侧金属氧化物半导体场效晶体管(MOSFET)驱动器804、高侧功率MOSFET 806、低侧功率MOSFET 808、电感器810、荧光灯812、灯丝电容器 816及DC阻挡电容器814。MOSFET驱动器804用于将集成电路装置IOOa的低输出电压转换成操作高侧功率MOSFET 806及低侧功率MOSFET 808所需的高电压电平。集成电路装置 IOOa可用于通过MOSFET驱动器804分别切换高侧驱动器的接通或关断以及低侧驱动器的关断或接通。当高侧驱动器接通时，高侧功率MOSFET 806允许电流沿一个方向流动穿过谐振RLC荧光灯电路(电感器810及DC阻挡电容器814)，且当低侧驱动器接通时，低侧功率 MOSFET 808允许电流沿另一方向流动穿过谐振RLC荧光灯电路(电感器810、荧光灯812 及DC阻挡电容器814)。高侧功率MOSFET 806及低侧功率MOSFET 808不可两者同时接通。 此外，可期望不工作区，例如，高侧功率MOSFET 806及低侧功率MOSFET 808两者均关断。 此可借助运行于集成电路装置IOOa的数字处理器中的软件指令而容易地实现。集成电路装置IOOa可通过交替地接通MOSFET驱动器804的高侧及低侧输出来合成交流(AC)信号。 对于荧光灯调暗应用，对MOSFET驱动器804的高侧及低侧输出的持续时间的仔细控制将产生AC驱动信号，所述AC驱动信号具有可合成的具体频率，如上文中针对图1及图2中所示的实施例更充分地描述。根据本发明的教示，所述调制器可用于各种荧光灯驱动器系统中。举例来说， 但不限于，多个频率脉冲密度调制可有效地用于荧光灯亮度控制(调暗)应用中。John K. Gulsen and Stephen Bowling于2006年9月5日提出申请、标题为“针对控制可调暗电子照明镇流器使用脉冲密度调制⑴sing Pulse Density Modulation for Controlling Dimmable Electronic Lighting Ballasts) ”、序列号为 11/470，052 的共同拥有的美国专
利申请案(_颁布的现在第_号美国专利)及John K. Gulsen and Stephen Bowling
于2009年12月4日提出申请、标题为“针对控制可调暗电子照明镇流器使用脉冲密度调制(Using Pulse Density Modulation for Controlling Dimmable Electronic Lighting Ballasts)”、序列号为12/631，118的美国专利申请案中呈现暂时对荧光灯的电子调暗使用不同频率的亮度控制的更详细描述，其中两个申请案出于所有目的而特此以引用方式并入本文中。虽然已参考本发明的实例性实施例绘示、描述及界定了本发明的各个实施例，但此参考并不意味着对本发明的限制，且不应推断出存在此限制。所揭示的标的物可在形式及功能上具有大量修改、变更及等效形式，所属领域的技术人员应根据本发明联想到此等修改、变更及等效形式并受益于本发明。本发明的所绘示及所描述实施例仅作为实例，而并非是对本发明范围的穷举。
权利要求
1.一种具有调制模块的集成电路装置，其包括调制混频器；调制器多路复用器，其具有接收多个调制器信号的输入及连接到所述调制混频器的调制器输入的输出，其中所述调制器多路复用器选择所述多个调制器信号中的一者以用于耦合到所述调制器输入；高载波多路复用器，其具有适于耦合到多个载波信号的输入及耦合到所述调制混频器的高载波输入的输出，其中所述调制器多路复用器选择将所述多个载波信号中的哪个载波信号耦合到所述高载波输入；低载波多路复用器，其具有适于耦合到所述多个载波信号的输入及耦合到所述调制混频器的低载波输入的输出，其中所述调制器多路复用器选择将所述多个载波信号中的哪个载波信号耦合到所述低载波输入；且其中所述调制混频器输出当所述调制器输入处于第一逻辑电平时从所述高载波输入得到的及当所述调制器输入处于第二逻辑电平时从所述低载波输入得到的经调制信号。
2.根据权利要求1所述的集成电路装置，其中所述第一逻辑电平为逻辑低且所述第二逻辑电平为逻辑高。
3.根据权利要求1所述的集成电路装置，其中所述第一逻辑电平为逻辑高且所述第二逻辑电平为逻辑低。
4.根据权利要求1所述的集成电路装置，其中所述多个载波信号中的一者为连续处于逻辑低的无载波信号。
5.根据权利要求1所述的集成电路装置，其中所述多个载波信号中的一者为连续处于逻辑高的无载波信号。
6.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述高载波输入切换到所述低载波输入时进行同步的电路仅在所述调制器输入及所述高载波输入两者都处于所述第一逻辑电平时进行切换。
7.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述高载波输入切换到所述低载波输入时进行同步的电路仅在所述调制器输入及所述高载波输入两者都处于所述第二逻辑电平时进行切换。
8.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述高载波输入切换到所述低载波输入时进行同步的电路仅在所述调制器输入及所述高载波输入两者处于相同逻辑电平时进行切换。
9.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述低载波输入切换到所述高载波输入时进行同步的电路仅在所述调制器输入及所述低载波输入两者都处于所述第一逻辑电平时进行切换。
10.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述低载波输入切换到所述高载波输入时进行同步的电路仅在所述调制器输入及所述低载波输入两者都处于所述第二逻辑电平时进行切换。
11.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号从所述低载波输入切换到所述高载波输入时进行同步的电路仅在所述调制器输入及所述低载波输入两者处于相同逻辑电平时进行切换。
12.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号在所述低载波输入与所述高载波输入之间切换时进行同步的电路仅在所述调制器输入及所述低载波输入两者都处于所述第一逻辑电平时切换到所述高载波输入且在所述调制器输入及所述高载波输入两者都处于所述第一逻辑电平时切换到所述低载波输入。
13.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号在所述低载波输入与所述高载波输入之间切换时进行同步的电路仅在所述调制器输入及所述低载波输入两者都处于所述第二逻辑电平时切换到所述高载波输入且在所述调制器输入及所述高载波输入两者都处于所述第二逻辑电平时切换到所述低载波输入。
14.根据权利要求1所述的集成电路装置，其进一步包括用于通过以下操作而在将所述经调制信号在所述低载波输入与所述高载波输入之间切换时进行同步的电路仅在所述调制器输入及所述低载波输入两者处于相同逻辑电平时切换到所述高载波输入且在所述调制器输入及所述高载波输入两者处于相同逻辑电平时切换到所述低载波输入。
15.根据权利要求1所述的集成电路装置，其进一步包括数字处理器；及存储器，其耦合到所述数字处理器，其中所述数字处理器是借助软件程序来控制的。
16.根据权利要求15所述的集成电路装置，其中所述调制器多路复用器、所述高载波多路复用器及所述低载波多路复用器由所述数字处理器控制。
17.根据权利要求15所述的集成电路装置，其进一步包括用于控制所述调制器多路复用器、所述高载波多路复用器及所述低载波多路复用器的调制控制逻辑，其中所述调制控制逻辑耦合到所述数字处理器。
18.根据权利要求17所述的集成电路装置，其中所述调制控制逻辑为逻辑状态机。
19.根据权利要求1所述的集成电路装置，其中所述集成电路装置为微控制器。
20.根据权利要求1所述的集成电路装置，其中所述集成电路装置选自由微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑阵列(PLA)及现场可编程门阵列 (FPGA)组成的群组。
21.根据权利要求1所述的集成电路装置，其中所述调制混频器包括同步逻辑，其中所述同步逻辑防止从所述低载波输入改变到所述高载波输入直到所述低载波输入处于逻辑低，且防止从所述高载波输入改变到所述低载波输入直到所述高载波输入处于逻辑低。
22.根据权利要求20所述的集成电路装置，其中当针对所述高载波输入启用所述同步逻辑时，所述经调制信号仅在所述高载波输入处于所述逻辑低时从所述低载波输入改变到所述高载波输入，且当针对所述高载波输入停用所述同步逻辑时，所述经调制信号在所述调制器输入处于所述逻辑高时从所述低载波输入改变到所述高载波输入。
23.根据权利要求20所述的集成电路装置，其中当针对所述低载波输入启用所述同步逻辑时，所述经调制信号仅在所述低载波输入处于所述逻辑低时从所述高载波输入改变到所述低载波输入，且当针对所述低载波输入停用所述同步逻辑时，所述经调制信号在所述调制器输入处于所述逻辑低时从所述高载波输入改变到所述低载波输入。
24.根据权利要求1所述的集成电路装置，其中所述经调制信号为接通/关断键控，其中所述高载波输入处于所述多个载波信号中的选定一者，且所述低载波信号输入处于所述逻辑低。
25.根据权利要求1所述的集成电路装置，其中所述经调制信号为频移键控(FSK)，其中所述高载波输入处于所述多个载波信号中的选定一者，且所述低载波信号输入处于所述多个载波信号中的另一选定一者。
26.根据权利要求1所述的集成电路装置，其中所述经调制信号为相移键控(PSK)，其中所述高载波输入处于所述多个载波信号中的选定一者，且所述低载波信号输入处于所述多个载波信号中的经相移的所述选定一者。
27.根据权利要求1所述的集成电路装置，其中所述集成装置用于调暗荧光灯。
28.根据权利要求1所述的集成电路装置，其中所述调制模块在不使用时被置于低功率模式中。
全文摘要
本发明涉及一种具有提供调制信号的调制器模块的集成电路装置，所述调制信号包括一个频率键控接通与关断或在基于调制器信号而选择的两个或两个以上不同频率或相位之间交替。可从多个频率源选择一个或一个以上频率或相位。可使切换所述一个频率的接通或关断或者在所述至少两个不同频率或相位之间进行切换与所述两个或两个以上不同频率或相位中的一者或两者同步，使得不将“假信号”或杂散信号引入到所述调制信号中。所述集成电路装置还可包括处理器、存储器、数字逻辑及输入/输出。频率源可在数字装置内部或外部。所述调制器信号可包括从所述数字装置的所述数字逻辑及/或处理器产生的串行数据。
文档编号H04L27/12GK102282760SQ201080004724
公开日2011年12月14日 申请日期2010年1月25日 优先权日2009年1月26日
发明者基思·柯蒂斯, 杰罗尔德·S·兹德内克, 维维安·德尔波特, 肖恩·斯蒂德曼, 齐克·R·伦德斯特鲁姆 申请人:密克罗奇普技术公司