专利名称：一种实时部分动态可重构系统的制作方法
技术领域：
本发明属于可重构电路系统设计技术领域，具体为一种部分动态可重构系统芯片。
背景技术：
可重构计算(Reconfigurable Computing)被广泛应用于自适应系统、容错系统等的设计中。它基于FPGA等可重构电路的灵活性，利用FPGA位流的静态或动态改变来实现硬件电路的静态或动态改变。可重构计算结合了传统的ASIC技术和通用处理器技术的特点，既具有通用处理器的灵活性，又具有ASIC的高计算速度与效率。部分动态可重构(Partially and Dynamically Reconfigurable, PDR)系统是指系统能够在运行时，动态修改部分位流，以达到动态修改部分电路结构的目的。部分动态可重构往往是将任务划分成更细粒度的功能模块，根据任务执行的阶段分时执行，动态地重构相应的部分电路，而不需要重构的部分不受此过程影响。PDR系统通常采用总线宏(Bus Macro)结构来实现，该方法需要使用物理约束来限定总线宏的位置，使用方法较为不便。另外，加入总线宏结构，可能会降低系统的性能。而在基于可配置片上互连网络的部分动态可重构系统中，每个FPGA IP被自然地划分为了一个重构单元，部分重构即为部分IP的重配置，这使得开发极为便捷。另外，各模块之间通过片上互连网络进行通信，有利于系统性能的提升。
发明内容
本发明目的在于提供一种灵活、高性能的部分动态可重构系统。本发明提供的部分动态可重构系统，是一种基于可配置片上互连网络及可重构IP 核的部分动态可重构系统，该系统由多个可重构IP核及其他专用IP核组成，各IP核通过可配置片上互连网络连接；可配置片上互连网络中的路由器与各IP的网络接口分为两个部分普通数据接口和配置接口 ；普通数据接口传递网络数据，用于各个IP核之间的通信； 配置接口用于通过网络控制IP核的配置；将专用IP与部分可重构IP设置为静态电路模块，另一部分可重构IP设置为动态电路模块，在系统运行时，通过配置接口实现系统的部分动态可重构。系统结构参见图1所示。本发明中，所述的适合于部分动态可重构的可配置片上互连网络，在路由与可重构IP核的网络接口中加入有控制可重构IP配置的配置接口模块，并在网络数据包中加入有区分普通数据与配置数据的控制位。参见图2所示。具体地说，网络接口中设有普通数据传输控制模块，配置位流下载控制模块。当网络接口从路由收到数据包时，先通过查询包头信息确定数据是普通数据还是配置数据，然后根据数据类型，将数据传递到相应的普通数据接口或配置接口进行传输。本发明所述的可配置片上互连网络系统，是在传统的片上网络系统中，加入了配置可重构IP核的配置接口，通过该配置接口使得系统能动态配置各可重构IP，为提供高性能部分动态重构提供了基础。为了支持配置接口，需要在数据包包头中加入控制信息，以区分数据是普通数据还是配置数据。另外，网络接口也必须分为两个部分，普通数据接口及配置数据接口。通过获取网络中的配置数据，配置接口控制可重构IP的重配置。本发明中，可重构IP包括细粒度可重构IP (如基于SRAM LUT的细粒度可重构IP 等)，以及粗粒度可重构IP，可重构专用处理器IP等。系统根据需要还可以加入各类静态 IP，如CPU IP、专用ASIC IP等，这些IP不需要使用配置接口，仅仅通过片上互连网络来传递数据。部分动态可重构系统在设计时被划分为静态电路和动态电路。静态电路可使用静态IP以及可重构IP，在系统运行前完成配置，并在整个系统运行期间固定功能。动态电路使用可重构IP实现，在系统运行期间动态改变，以完成系统需要的动态功能。本发明提供的基于可配置片上互连网络及可重构IP的部分动态可重构系统芯片，能够简化系统开发，快速构建高性能的部分动态可重构系统。
图1为基于可配置片上互连网络及可重构IP核的部分动态可重构系统芯片示例。图2为支持网络配置的网络接口结构示意。
具体实施例方式为了实现系统的部分动态可重构，需在系统中支持部分电路的在系统重构功能。 该发明通过在片上网络中支持配置数据的传递的方式，来支持在系统的部分电路重构。整个系统如附图1所示。系统主要包括支持配置位流传输的片上网络系统，控制普通数据传输和配置位流下载网络接口，支持实时在系统配置的可重构IP核电路，以及其他静态功能IP核电路，如CPU IP, ASIC IP等。附图2示意了网络接口的内部结构。网络接口主要分为普通数据传输控制模块， 配置位流下载控制模块。当网络接口从路由收到数据包时，先通过查询包头信息确定数据是普通数据还是配置数据，然后根据数据类型，将数据传递到相应端口进行传输。这样的设计在保证正常片上网络通信的基础功能的同时，也提供了通过网络配置可重构IP的能力。下面以一个实例来对系统的部分动态可重构功能进行描述。如附图1所示，芯片由3x3的mesh网络构成，系统中有9个IP核电路，实现一个支持部分动态可重构的图像滤波器电路设计。由于图像滤波运算中，每个点的计算只跟周围一些点相关，于是可以对图像滤波运算提供并行性。另外，随着图像噪声的不同，需要使用不同的图像滤波器，这样又可以利用重构性能。例如，当处理高斯噪声时，系统采用均值滤波器进行滤除。这时，将多块细粒度或粗粒度可重构IP核配置为均值滤波器，专用处理器IP负责从外部存储器读入输出图像数据。这样就可以让多块滤波电路并行处理，加快运行。当处理椒盐噪声时，系统采用中值滤波器。此时，CPU IP控制将细粒度或粗粒度可重构IP重构为中值滤波器，并进行并行处理。
工作流程如下
1、系统上电后，CPU启动，读取外部存储位流并通过片上网络控制多块细粒度或粗粒度可重构IP进行初始配置，如配置为均值滤波器；
2、系统滤除高斯噪声时，CPU控制专用处理器IP读入图像数据，并让多个细粒度或粗粒度可重构IP进行并行计算；
3、当需要滤除椒盐噪声时，CPU控制细粒度或粗粒度可重构IP重配置为中值滤波器；
4、重配置完成后，CPU控制专用处理器IP读入图像数据，并让多个细粒度或粗粒度可重构IP进行并行运算。这样，系统便实现了基于可配置片上互连网络的部分动态可重构运算。
权利要求
1.一种部分动态可重构系统，其特征在于是一种基于可配置片上互连网络及可重构 IP核的部分动态可重构系统，该系统由多个可重构IP核及其他专用IP核组成，各IP核通过可配置片上互连网络连接；可配置片上互连网络中的路由器与各IP的网络接口分为两个部分普通数据接口和配置接口 ；普通数据接口传递网络数据，用于各个IP核之间的通信；配置接口用于通过网络控制IP核的配置；将专用IP与部分可重构IP设置为静态电路模块，另一部分可重构IP设置为动态电路模块，在系统运行时，通过配置接口实现系统的部分动态可重构。
2.根据权利要求1所述的部分动态可重构系统，其特征在于所述的可配置片上互连网络，是将路由与可重构IP核的网络接口中加入了控制可重构IP配置的配置接口模块，并在网络数据包中加入了区分普通数据与配置数据的控制位。
3.根据权利要求1所述的部分动态可重构系统，其特征在于所述的可配置片上互连网络的网络接口中设有普通数据传输控制模块和配置位流下载控制模块；当网络接口从路由收到数据包时，先通过查询包头信息确定数据是普通数据还是配置数据，然后根据数据类型，将数据传递到相应的普通数据接口或配置接口进行传输。
4.根据权利要求1或3所述的部分动态可重构系统，其特征在于所述的可重构IP包括细粒度可重构IP，粗粒度可重构IP，可重构专用处理器IP。
5.根据权利要求4所述的部分动态可重构系统，其特征在于系统还加入有各类静态 IP，这些静态IP仅通过片上互连网络传递数据。
全文摘要
本发明属于可重构电路系统设计技术领域，具体为一种部分动态可重构系统。该系统是基于可配置片上互连网络结构实现的，具体包括细粒度可重构IP、粗粒度可重构IP、可重构专用处理器IP等，各IP之间采用层次化的片上互连网络相连。片上互连网络设置有配置接口，使得任一可重构IP均能通过互连网络进行实时动态重配置。这样，实时动态重配置部分可重构IP，即实现了整体芯片的部分动态可重构。该发明与传统的总线宏结构相比，具有更大的灵活性，实现方法也更为简洁。对于快速构建高性能部分动态可重构系统有着重大意义。
文档编号H04L12/56GK102413036SQ201110241488
公开日2012年4月11日 申请日期2011年8月22日 优先权日2011年8月22日
发明者张芷英, 来金梅, 陈利光 申请人:复旦大学