一种基于ram共享技术的可重构s盒电路结构的制作方法

文档序号:7918898阅读:277来源:国知局
专利名称:一种基于ram共享技术的可重构s盒电路结构的制作方法
技术领域
本 发明涉及信息安全技术和集成电路技术领域,具体地,涉及一种基于RAM共享技术的可重构S盒电路结构,用于实现分组密码算法中的S盒替换操作。
背景技术
随着现代社会的日益信息化、数字化与网络化,人们对信息安全技术的需求越来越广泛和深入。信息安全技术的应用领域,已从传统的军事、政治部门,逐步扩展到社会经济生活的各个角落;信息安全产品成为整个社会良性运转的重要保障,保护信息的安全也已经成为科学技术领域的重要课题。信息安全体系中,密码算法是信息安全的基础和核心技术,在密码算法中分组密码占有重要的地位,并广泛的被应用于各个领域。通过对大量的分组密码算法进行分析和研究,发现分组密码算法具有一个显著的特征很多不同的分组密码算法具有相同或相近的基本操作,对DES、AES、RC6等27种典型的分组密码算法的基本操作及其使用频度做了统计,发现S盒变换的使用频度达到50%。S 盒是许多分组密码算法的核心组成部分,提供分组密码算法所必需的混淆作用。在不同的分组密码算法中,S盒的内部结构和构建方式也有所不同。S盒是许多分组密码算法中的唯一非线性模块,因此它的密码强度对整个分组密码算法的安全强度产生直接影响。现有技术中的密码处理器中,S盒的实现方式主要有2种(1)基于逻辑电路的实现方式,即用硬件逻辑电路来实现S盒操作所包含的布尔函数,其占用资源较少,但运算速度较慢,而对于多种不同类型的S盒操作来说,不具可配置性,不能并行处理数据;(2)基于查找表(Look Up Table, LUT)的实现方式,将S盒替换表存储在存储器(如RAM或ROM)中, S盒的输入作为存储器的地址输入,对应的地址空间中存放的数据就是S盒的输出值,这种方法占用较多存储单元,电路实现面积大,但运算速度快,并且具有可配置性,能实现多种分组密码运算的S盒操作,并且当处理器不工作时,存储器不带有任何算法信息,使得处理器具有更好的安全性。另一方面,目前许多的密码处理器中采用流水线技术,可以大幅提升处理器的运行速度。但由于通用S盒模块不具备并行处理数据的能力,所以在η级流水线结构的密码处理器中,每1级的运算模块中都需要包含一个通用S盒和其他相应运算单元,此时处理器速度增加η倍,同时面积也增加η倍,处理器的效率并没有得到改善。综上所述,现有技术中,基于逻辑电路实现的S盒存在运算速度慢,不具有可配置性的缺陷;基于查找表实现的S盒存在占用存储单元多,电路实现面积大,不具备并行处理数据能力的缺陷。

发明内容
本发明的目的在于,针对上述问题,提出一种基于RAM共享技术的可重构S盒电路结构,以实现运算速度快,配置灵活,可并行处理数据,占用存储单元少,电路实现面积小的优点。
为实现上述目的,本发明采用的技术方案如下一种基于RAM共享技术的可重构S盒电 路结构,包括配置单元和替换单元,其特征是所述替换单元包括η个替换基元和一块RAM,各个替换基元并行工作共享一个RAM ;本S盒的工作模式包括配置模式和运算模式两种在配置模式下,配置单元首先接收输入的控制信号,存储配置信息,然后根据配置信息对RAM进行初始化配置;替换单元不工作,RAM在配置单元的控制下进行初始化;在运算模式下,根据存储的配置信息控制替换单元的运算状态;替换单元接收输入数据,完成S盒的替换操作,输出处理后数据;所述替换单元采用基于查找表的方法实现S盒;替换单元有对应η组输入数据,分别对应η个替换基元;每个替换基元和RAM组合都实现S盒的替换功能,并行实现η个S盒的流水线操作;RAM包括m个相同的单元RAMm ;每个替换基元包括输入数据控制电路和输出数据选择电路;输入信号DATA_INm输入给输入数据控制电路,输入信号处理电路处理得到内部信号Ainm,Ainm输出给RAM作为RAM的输入地址信号,分别对应输出给相应的单元RAMm, 由单元RAMm把相应的输出数据信号Aoutm返回输入到替换基元中,输出数据选择电路对返回的数据信号进行处理,输出最终的数据信号,即完成S盒替换的数据信号。由运算状态控制信号M0DE_IN控制替换基元的运算状态,由配置状态控制信号 C0NFIG_IN对替换基元的配置状态进行控制,M0DE_IN和C0NFIG_IN来控制由输入数据控制电路以及输出数据选择电路的工作状态。所述的替换单元,由16个替换基元和一块RAM构成,用于接收输入数据信号,完成 S盒的替换操作,输出处理后数据信号。替换单元采用RAM共享技术,使16个替换基元共享一个RAM,能够并行工作,实现16个S盒的流水线操作。所述的替换基元包括输入数据控制电路和输出数据选择电路构成。替换基元有三种运算状态(1)4X4替换(2)6X4替换(3)8X8替换。替换基元和RAM组合使用可以实现S盒的功能,配置单元中存储的配置信息控制替换基元的工作状态,输入数据控制电路对输入替换基元的数据信号做相应的处理,输出到RAM,作为RAM的输入地址信号。RAM输出对应地址的数据信号返回到替换基元,输出数据选择电路对返回的数据信号进行处理,输出最终的数据信号,即完成S盒替换的数据信号。在配置模式下,替换单元不工作,RAM在配置单元的控制下进行初始化。在运算模式下,替换单元接收输入数据信号,完成S盒的替换操作,输出处理后数据信号。替换单元采用基于查找表的方法实现S盒。根据配置的不同,能够实现多种分组密码算法中的S盒替换操作。所述的RAM由8个大小为64X4位的RAMO,RAMI,......,RAM7组成。输入为6位
的地址信号,输出为4位的数据信号。RAM能同时被16个替换基元驱动,实现16个替换基元的并行工作。本发明的原理说明如下S盒本质上可以被看做映射S(X) = (f\(X),fffl(X))巧“―F2m,n为S盒输入X的位数,m为S盒输出的S(X)位数,^Xhf2(X),. ..,fm(X)为输出S(X)的第1,2,… m位。f\,f2,...,fm为输入X对应的输出S⑴各个位的映射函数,通常简称S是一个nXm的S盒。S盒通常采用查找表的方式实现,表的存储量为mX2n位。本发明的S盒在4X4 替换、6X4替换、8X8替换三种运算状态中,最多需要8X28位的RAM,所以本发明中采用由 8个64X4位的RAMO,RAMI, ......,RAM7组成的总大小为8X28位的RAM。本发明的有益效果是本发明具有运算速度快,配置灵活,可并行处理数据,占用存储单元少,电路实现面积小的优点。


图1为本发明的基于RAM共享技术的可重构S盒电路结构示意图;图2为本发明的基于RAM共享技术的可重构S盒电路结构的替换单元的结构示意图;图3为本发明的基于RAM共享技术的可重构S盒电路结构的替换单元的替换基元的结构示意图;图4 (a)为本发明的基于RAM共享技术的可重构S盒电路结构在流水线结构的DES 密码处理器中的使用说明图;图4(b)为流水线结构的DES密码处理器中轮运算的结构图。表1为本发明的基于RAM共享技术的可重构S盒电路结构的替换单元的替换基元
的信号定义
权利要求
1.一种基于RAM共享技术的可重构S盒电路结构,包括配置单元和替换单元,其特征是所述替换单元包括η个替换基元和一块RAM,各个替换基元并行工作共享一个RAM ;本S盒的工作模式包括配置模式和运算模式两种在配置模式下,配置单元首先接收输入的控制信号,存储配置信息,然后根据配置信息对RAM进行初始化配置;替换单元不工作,RAM在配置单元的控制下进行初始化;在运算模式下,根据存储的配置信息控制替换单元的运算状态;替换单元接收输入数据,完成S盒的替换操作,输出处理后数据;所述替换单元采用基于查找表的方法实现S盒;替换单元有对应η组输入数据,分别对应η个替换基元;每个替换基元和RAM组合都实现S盒的替换功能,并行实现η个S盒的流水线操作;RAM包括m个相同的单元RAMm ;每个替换基元包括输入数据控制电路和输出数据选择电路;输入信号DATA_INm输入给输入数据控制电路,输入信号处理电路处理得到内部信号 Ainm,Ainm输出给RAM作为RAM的输入地址信号,分别对应输出给相应的单元RAMm,由单元 RAMm把相应的输出数据信号Aoutm返回输入到替换基元中,输出数据选择电路对返回的数据信号进行处理,输出最终的数据信号,即完成S盒替换的数据信号。由运算状态控制信号M0DE_IN控制替换基元的运算状态,由配置状态控制信号 C0NFIG_IN对替换基元的配置状态进行控制,M0DE_IN和C0NFIG_IN来控制由输入数据控制电路以及输出数据选择电路的工作状态。
2.根据权利要求1所述的S盒电路结构,其特征是所述替换单元由16个替换基元和一块RAM构成;所述RAM由8个大小为64X4位的单元RAM单元组成;RAM能同时被16个替换基元驱动,实现16个替换基元的并行工作。
3.根据权利要求2所述的S盒电路结构,其特征是替换基元在配置模式下不工作,在运算模式下有三种运算状态4X4替换、6X4替换、8X8替换;表1为替换单元的替换基元的信号定义
全文摘要
本发明公开了一种基于RAM共享技术的可重构S盒电路结构,可以实现多种分组密码算法中的S盒替换操作,适用于各种分组密码处理器。该S盒电路结构由配置单元电路和替换单元电路构成。其中配置单元,用于接收输入的控制信号,进行存储,配置并控制替换单元的运算状态;所述替换单元包括n个替换基元和一块RAM,各个替换基元并行工作共享一个RAM;本发明具有运算速度快,配置灵活,可并行处理数据,占用存储单元少,电路实现面积小的优点。
文档编号H04L9/06GK102347833SQ201110284750
公开日2012年2月8日 申请日期2011年9月22日 优先权日2011年9月22日
发明者余云帆, 单伟伟, 时龙兴, 朱佳梁, 田朝轩, 陆寅超 申请人:东南大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1