专利名称：图像输出装置、图像处理装置及其方法和图像拾取装置的制作方法
技术领域：
在此公开的技术涉及图像输出装置、图像输出方法、图像处理装置、图像处理方法、程序和图像拾取装置，更具体地涉及用于传输图像数据的技术。
背景技术：
在画面质量增强和图像传感器的帧速率的增加的同时，对于图像传感器和用于处理由图像传感器拾取的图像的图像处理LSI (大规模集成电路)之间的接口所需的数据的传输能力正在增加。为了满足如上所述的这种需要，例如，采用了比如改进接口的时钟频率和降低信号的电压之类的技术。但是，这些技术增加了在图像处理LSI侧产生采样定时的困难，并使得难以正确地传输数据。参考现有技术的以下文献。它们是日本专利特开No. 2010-114762,MIPI Alliance for Camera Serial Interface 2 (CSI-2)(相机串行接口的 MIPI 联盟)以及 Digital Terrestrial Television Broadcasting Transmission System(数字陆地电视广播^专输系统)http://arib. or. jp/english/ht, l/overview/doc/2-STD-B31v31 9.pdf 被列出作为现有技术文献。
发明内容
顺便提及，作为增加芯片之间的传输能力的标准，PCI-快线(PCI-Express)、串行 ATA等是可用的。在PCI-快线或串行ATA中，通过增强CDR(时钟数据恢复)电路或者均衡器的性能来实现高传输能力。此外，对于便携式电话机的芯片之间的接口，MIPI (移动工业处理器标准)是可用的。如上所述的这种标准涉及对于图像传感器和图像处理LSI之间的接口的许多冗余功能，这是由于这样的原因它们准备为像CPI (中央处理单元)之间的接口的更通用的接口标准。如果试图采用如上所述的这种标准用于图像传感器和图像处理LSI之间的接口，则也并入图像传感器和图像处理LSI之间的接口不需要的功能。这增加了电路面积、功耗和并入的成本。具体地，并入用于针对传输误差的对策的电路的影响很大。在比如MIPI之类的标准中，接收侧上的芯片向发送侧上的芯片发出重新发送数据的请求作为针对传输误差的对策。但是，因为重要性与图像拾取特性相联系，这导致作为其中通常难以使用高级/精细晶体管的设备的图像传感器的电路面积增加等。此外，当传输误差出现时，如果通过重新发送数据来覆盖，则损害了实时特性。这使得难以以高帧速率传输图像数据。因此，期望提供图像输出装置、图像输出方法、图像处理装置、图像处理方法、程序、数据结构和图像拾取装置，通过其可以在例如图像传感器和图像处理LSI之间有效地传输图像数据。
根据所公开的技术的第一实施例，提供了图像输出装置，包括图像拾取部分；误差校正码计算部分，适配为使用构成由所述图像拾取部分的图像拾取而获得的图像的像素数据来计算误差校正码，作为信息字；以及输出部分，适配为将已编码数据输出到在提供了所述图像输出装置的装置中所提供的图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。该图像输出装置还可以包括划分部分，适配为将多个这样的已编码数据分配给在所述图像输出装置和所述图像处理装置之间的多个传输线，其中等于所提供的传输线的数量的多个这种输出部分单独地输出由所述划分部分分配给所述传输线的已编码数据。以此方式，所述划分部分可以将构成相同码字的已编码数据分配给传输线中的不同传输线。该图像输出装置还可以包括控制部分，适配为为码字设置编码率，其中所述误差校正码计算部分根据由所述控制部分设置的编码率来执行误差校正码的计算。此外，根据所公开的技术的第一实施例，提供了图像输出装置的图像输出方法，包括拾取图像；使用构成拾取的图像的像素数据来计算误差校正码，作为信息字；以及将已编码数据输出到在提供了图像输出装置的装置中所提供的图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。此外，根据所公开的技术的第一实施例，提供了使得计算机执行包括以下的处理的程序拾取图像；使用构成拾取的图像的像素数据来计算误差校正码，作为信息字；以及将已编码数据输出到在提供了图像输出装置的装置中所提供的图像处理装置，已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。在所公开的技术的第一实施例中，拾取图像，使用构成拾取的图像的像素数据来计算误差校正码，作为信息字。然后，已编码数据输出到在提供了计算机的装置中所提供的图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。根据所公开的技术的第二实施例，提供了图像处理装置，包括接收部分，适配为接收已编码数据，该已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，该码字包括构成由图像输出装置的图像拾取部分的图像拾取而获得的图像的像素数据以及使用所述像素数据计算的作为信息字并添加到所述像素数据的误差校正码；误差校正部分，适配为基于在所述已编码数据中所包括的误差校正码执行像素数据的误差校正；以及图像处理部分，适配为处理由在误差校正之后的像素数据构成的图像。该图像处理装置可以配置为提供等于在所述图像输出装置和所述图像处理装置之间的传输线的数量的多个这种接收部分，其中所述图像处理装置还包括耦合部分，适配为获取由多个接收部分接收的多个已编码数据，并以与图像输出装置将已编码数据分配给多个传输线的分配顺序相反的顺序输出已编码数据，以及所述误差校正部分以从所述耦合部分输出所述已编码数据的顺序来使用已编码数据执行误差校正。该图像处理装置还可以包括控制部分，适配为设置码字的编码率，其中所述误差校正部分根据由所述控制部分设置的编码率来执行误差校正。此外，根据所公开的技术的第二实施例，提供了图像处理装置的图像处理方法，包括接收已编码数据，该已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，该码字包括构成由图像输出装置的图像拾取部分的图像拾取而获得的图像的像素数据以及使用所述像素数据计算的作为信息字并添加到所述像素数据的误差校正码；基于在所述已编码数据中所包括的误差校正码来执行像素数据的误差校正；以及处理由在误差校正之后的像素数据构成的图像。此外，根据所公开的技术的第二实施例，提供了使得计算机执行包括以下的处理的程序接收已编码数据，该已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，该码字包括构成由图像输出装置的图像拾取部分的图像拾取而获得的图像的像素数据以及使用所述像素数据计算的作为信息字并添加到所述像素数据的误差校正码；基于在所述已编码数据中所包括的误差校正码来执行对像素数据的误差校正；以及处理由在误差校正之后的像素数据构成的图像。在所公开的技术的第二实施例中，已编码数据是由在提供了所述图像处理装置或计算机的装置中所提供的图像输出装置产生并从其输出的码字的数据。该码字包括构成由图像输出装置的图像拾取部分的图像拾取而获得的图像的像素数据以及使用所述像素数据计算的作为信息字并添加到所述像素数据的误差校正码。然后，基于在所述已编码数据中所包括的误差校正码来执行像素数据的误差校正，以及处理由在误差校正之后的像素数据构成的图像。根据所公开的技术的第三实施例，提供了图像拾取装置，包括图像输出装置以及图像处理装置，其中所述图像输出装置包括图像拾取部分，误差校正码计算部分，适配为使用构成由所述图像拾取部分的图像拾取而获得的图像的像素数据来计算误差校正码，作为信息字；以及输出部分，适配为将已编码数据输出到所述图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据，所述图像处理装置包括接收部分， 适配为接收已编码数据，误差校正部分，适配为基于在所述已编码数据中所包括的误差校正码来执行像素数据的误差校正；以及图像处理部分，适配为处理由在误差校正之后的像素数据构成的图像。在所公开的技术的第三实施例中，图像输出装置拾取图像，并使用构成通过图像拾取部分的图像拾取而获得的图像的像素数据来计算误差校正码，作为信息字。然后，图像输出装置输出已编码数据到图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。同时，图像处理装置接收已编码数据，并基于在所述已编码数据中所包括的误差校正码来执行像素数据的误差校正。然后，图像处理装置处理由在误差校正之后的像素数据构成的图像。总之，利用该图像输出装置、图像输出方法、图像处理装置、图像处理方法、程序和图像拾取装置，可以有效地传输图像数据。
图1是示出根据所公开的技术的实施例的传输系统的配置的第一示例的框图；图2是例示字节封装处理的示例的图解图；图3是例示误差校正编码的示例的图解图；图4是例示图1所示的图像传感器的发送处理的流程图；图5是例示图1所示的图像处理LSI的接收处理的流程图6是示出不包括ECC处理单元的图像传感器和图像处理LSI的配置的框图；图7是示出传输系统的配置的第二示例的框图；图8是例示线路划分的示例的图解图；图9是例示线路耦合的示例的图解图；图10是例示图7所示的图像传感器的发送处理的流程图；图11是例示图7所示的图像处理LSI的接收处理的流程图；图12是示出图像传感器和图像处理LSI的另一配置的框图；图13是示出传输系统的配置的第三示例的框图；图14是例示奇偶校验位长度和编码参数之间的关系的图；以及图15是示出计算机的配置示例的框图。
具体实施例方式〈第一实施例〉图像传感器1和图像处理LSI2的配置图1示出根据所公开的技术的实施例的传输系统的配置的第一示例。参考图1，所示的传输系统由图像传感器1和图像处理LSI (大规模集成电路)2配置。图像传感器1和图像处理LSI2由彼此不同的LSI形成，并且提供在诸如数码相机或者便携式电话机之类的具有图像拾取功能的同一图像拾取装置中。在图1的示例中，图像传感器1和图像处理LSI2通过单一传输线相互连接。图像传感器1和图像处理LSI2之间的传输线可以是有线传输线或者无线传输线。在以下描述中，图像传感器1和图像处理LSI2之间的传输线被适当地称为线路(lane)。图像传感器1由图像拾取处理部分11和接口部分12配置。图像拾取处理部分11由诸如CMOS (互补金属氧化物半导体)图像拾取器件之类的图像拾取设备形成，并执行通过未示出的镜头接收的光的光电转换。图像拾取处理部分 11对于通过光电转换而获得的信号执行A/D转换等，并将构成一帧图像的像素数据逐个输出到接口部分12。接口部分12包括链路层12A的配置和物理层12B的配置。接口部分12包括字节封装(byte packing)处理单元21和ECC (误差校正码)处理单元22作为链路层12A的配置。此外，接口部分12包括8B/10B转换单元23和并行到串行转换单元M作为物理层12B 的配置。字节封装处理单元21获取从包括在应用层的配置中的图像拾取处理部分11提供到其的像素数据，并对于获取的像素数据执行字节封装处理。字节封装处理将每个像素的数据转换成以1字节为单位的数据。图2例示字节封装处理的示例。参考图2，在上部例示的两个以12位为单位的数据是由图像拾取处理部分11拾取的图像的一个像素的像素数据。在图2的示例中，由图像拾取处理部分11拾取的图像的每个像素的像素值(RGB)由12位表示。字节封装处理单元21对以12位为单位的数据执行字节封装处理以产生三个以8 位为单位的数据，如实线白色箭头标记的头部所指示。
由图像拾取处理部分11拾取的图像的每个像素的像素值有时由不同于12位的多个位表示。字节封装处理单元21执行将像素数据重新划界(re-delimit)为以8位为单位的数据的处理，使得无论每个像素的像素值由多少位数表示，在后级处的处理部分也可以执行相同的处理。回去参考图1，字节封装处理单元21将通过字节封装处理获得的以1个字节(即8位)为单位的像素数据输出到ECC处理单元22。ECC处理单元22基于从字节封装处理单元21提供到其的以8位为单位的像素数据来计算用于像素数据的误差校正的误差校正码。此外，ECC处理单元22向像素数据添加作为通过计算确定的误差校正码的奇偶校验位，以执行误差校正编码。例如，使用里德所罗门(Reed Solomon)码作为误差校正码。图3例示ECC处理单元22的误差校正编码的示例。参考图1和图3，ECC处理单元22将生成多项式应用于作为信息字的预定数量的以8位为单位的像素数据来执行奇偶校验位的计算。例如，由ECC处理单元22确定的奇偶校验位也是以8位为单位的数据。如实线白色箭头标记的头部所指示的，ECC处理单元22 向信息字添加通过计算确定的奇偶校验位，以产生码字。ECC处理单元22将作为产生的码字的数据的已编码数据输出到8B/10B转换单元23。回去参考图1，8B/10B转换单元23对于从ECC处理单元22提供到其的已编码数据执行8B/10B转换，并将已编码数据在转换成以10位为单位的数据之后输出到并行到串行转换单元对。并行到串行转换单元M对于从8B/10B转换单元23提供到其的已编码数据执行并行到串行转换，并将得到的串行已编码数据经过传输线传输到图像处理LSI2。回去参考图1，图像处理LSI2由图像处理部分31和接口部分32配置。类似于图像传感器1的接口部分12，接口部分32也包括链路层32A的配置和物理层32B的配置。接口部分32包括⑶R(时钟数据恢复)部分41、采样单元42、串行到并行转换单元43和10B/8B转换单元44作为其物理层32B的配置。接口部分32还包括ECC处理单元45和字节解封装(unpacking)处理单元46作为链路层32A的配置。表示从图像传感器1的并行到串行转换单元M输出的已编码数据的信号输入到CDR部分41和采样单元 42。⑶R部分41检测输入信号的边缘以建立位同步性，并基于边缘的检测时段产生时钟信号。CDR部分41将产生的时钟信号输出到采样单元42。采样单元42根据⑶R部分41产生的时钟信号执行输入信号的采样，并将通过采样获得的已编码数据输出到串行到并行转换单元43。串行到并行转换单元43对于从采样单元42提供到其的已编码数据执行串行到并行转换，并将得到的以10位为单位的已编码数据输出到10B/8B转换单元44。10B/8B转换单元44对于从串行到并行转换单元43提供到其的以10位为单位的已编码数据执行10B/8B转换，并将得到的以8位为单位的已编码数据输出到ECC处理单元 45。ECC处理单元45基于从10B/8B转换单元44提供到其的已编码数据中包括的奇偶校验位来执行误差校正运算操作以检测像素数据的误差，并执行检测到的误差的校正。ECC 处理单元45对每个码字执行误差校正解码，并将误差校正之后的像素数据输出到字节解封装处理单元46。字节解封装处理单元46对从ECC处理单元45提供到其的以8位为单位的像素数据执行字节解封装处理。字节解封装处理是将以8位为单位的像素数据转换成其像素值由与表示由图像拾取处理部分11拾取的图像的每个像素的像素值的位数相等的多个位表示的像素数据的处理。具体地，字节解封装处理单元46执行与以上参考图2所述的处理相反的处理以将以8位为单位的像素数据转换成其像素值由诸如10位或12位之类的预定位数表示的像素数据。字节解封装处理单元46将通过字节解封装处理获得的像素数据输出到包括在应用层的配置中的图像处理部分31。图像处理部分31基于从字节解封装处理单元46提供到其的像素数据产生一帧的图像，并使用产生的图像来执行各种图像处理。从图像传感器1输出的像素数据是RAW(原始)图像的数据，并且图像处理部分31执行诸如图像数据的压缩、图像的显示、将图像数据记录在记录介质上或记录到记录介质中之类的各种处理。图像传感器1和图像处理LSI2的操作在此，描述具有上述配置的图像传感器1和图像处理LSI2的一系列处理。首先，参考图4的流程图描述图像传感器1的发送处理。当响应于例如在提供在包括图像传感器1和图像处理LSI2的图像拾取装置上的快门按钮按下时发出的开始图像拾取的指令而开始图像拾取时，开始图4的处理。首先，在步骤Si，图像拾取处理部分11执行图像拾取。图像拾取处理部分11连续地逐像素数据地输出通过图像拾取获得的构成一帧图像的像素数据。在步骤S2，字节封装处理单元21获取从图像拾取处理部分11提供到其的像素数据，并执行字节封装处理。在步骤S3，ECC处理单元22基于通过字节封装处理而获得的以8位为单位的像素数据来计算奇偶校验位，并将该奇偶校验位添加到像素数据以执行误差校正编码。在步骤S4，8B/10B单元23对通过误差校正编码获得的已编码数据执行8B/10B转换。在步骤S5，并行到串行转换单元M对在8B/10B转换后的已编码数据执行并行到串行转换。在步骤S6，并行到串行转换单元M将通过并行到串行转换获得的已编码数据通过传输线发送到图像处理LSI2。对于构成一帧图像的所有像素重复地执行步骤S2到S6的处理，并且当构成一帧图像的所有像素的数据传输完成时结束。现在，参考图5的流程图描述图像处理LSI2的接收处理。首先，在步骤S11，⑶R部分41接收从图像传感器1发送到其的信号并产生时钟信号。在步骤S12，采样单元42根据由⑶R部分41产生的时钟信号执行采样。在步骤S13，串行到并行转换单元43对于通过采样获得的已编码数据执行串行到并行转换。在步骤S14，10B/8B转换单元44对通过串行到并行转换获得的以10位为单位的已编码数据执行10B/8B转换。
在步骤S15，ECC处理单元45基于以8位为单位的已编码数据执行误差校正解码以校正像素数据的误差。在步骤S16，字节解封装处理单元46对于在误差校正之后的以8位为单位的像素数据执行字节解封装处理。基于构成一帧图像的所有像素数据对于图像传感器1产生的已编码数据重复地执行步骤Sll到S16的处理。当基于构成一帧图像的所有像素数据产生的已编码数据的处理结束时，在步骤 S17,图像处理部分31基于从字节解封装处理单元46提供的像素数据产生一帧的图像。图像处理部分31使用产生的图像执行图像处理，并当图像处理完成时结束其处理。如上所述，在包括传感器1和图像处理LSI2的传输系统中，用于执行ECC处理的电路提供在接口部分的链路层中，并在链路层中校正出现在物理层中的传输误差。从而，当像素数据出现误差时，不需要向图像传感器1发出重新发送像素数据的请求。因此，在保证对于误差的对策的同时，可以实现数据传输的实时特性。此外，因为不需要提供用于重新发送请求的传输线，所以可以预期电路配置的简化以及成本的降低。图6示出不包括ECC处理单元的图像传感器1和图像处理LSI2的配置。在此情况下，如果出现传输误差，则从图像处理LSI2向图像传感器1发出数据的重新发送请求。因此，不能保证实时特性，并且电路配置也很复杂。<第二实施例>图像传感器1和图像处理LSI2的配置图7示出传输系统的配置的第二示例。参考图7，所示的传输系统包括几个与以上参考图1所述的传输系统共同的组件。 在此省略对这些共同的组件的描述以避免冗余。在图7所示的传输系统中，图像传感器1和图像处理LSI2通过四个线路线路#0 到线路#3相互连接。更靠近应用层的线路被认为是较高阶的线路而更靠近物理层的线路被认为是较低阶的线路。线路划分部分51提供在接口部分12的链路层12A的比ECC处理单元22更低阶的位置处。物理层12B包括以与各线路线路#0到线路#3的对应关系的四个8B/10B转换单元和四个并行到串行转换单元。同时，图像处理LSI2的物理层32B包括以与各线路线路#0到线路#3的对应关系的四个CDR、四个采样单元、四个串行到并行转换单元以及四个10B/8B转换单元。同时，链路层32A包括提供在比ECC处理单元45更低阶的位置处的线路耦合部分61。接口部分12的ECC处理单元22将产生多项式应用于作为信息字的以8位为单位的预定数量的像素数据以执行奇偶校验位的计算。ECC处理单元22将通过计算确定的奇偶校验位添加到作为信息字的像素数据以产生已编码数据，并将该已编码数据输出到线路划分部分51。线路划分部分51将由以8位为单位的像素数据以及从ECC处理单元22提供到其的奇偶校验位形成的已编码数据分配给各线路线路#0到线路#3以便从顶部数据开始执行线路划分。线路划分部分51执行线路划分使得当某个已编码数据分配给线路#3时，线路划分部分51将按顺序将后续已编码数据分配给以线路线路#0开始的线路。图8例示线路划分的示例。参考图8，具有添加到其的数字的每个块表示以8位为单位的像素数据或者奇偶校验位。一个码字由块1到块4、块5到块8以及块9到块12的32位的数据配置，并且按顺序提供块1到块12的已编码数据。在此情况下，线路划分部分51将从ECC处理单元22提供到其的已编码数据分配给各线路线路#0到线路#3，使得可以不使用相同的线路来传输构成同一码字的已编码数据。在图8的示例中，构成同一码字的块1到块4的已编码数据相继分配给各线路线路#0 到线路#3，并且类似地，构成同一码字的块5到块8的已编码数据相继分配给各线路线路 #0到线路#3。此外，构成同一码字的块9到块12的已编码数据相继分配给各线路线路#0 到线路#3。分配给线路线路#0的块1、5、9的已编码数据依次提供给8B/10B转换单元23_0， 分配给线路线路#1的块2、6、10的已编码数据依次提供给8B/10B转换单元23_1。此外，分配给线路线路#2的块3、7、11的已编码数据依次提供给8B/10B转换单元23_2，并且分配给线路线路#3的块4、8、12的已编码数据依次提供给8B/10B转换单元23_3。8B/10B转换单元23-0对从线路划分部分51提供到其的已编码数据执行8B/10B 转换并将得到的以10位为单位的已编码数据输出到并行到串行转换单元M-0。并行到串行转换单元M-O对从8B/10B转换单元23-0提供到其的已编码数据执行并行到串行转换，并将得到的串行已编码数据通过线路线路#0传输到图像处理LSI2。同样，8B/10B转换单元23-1到23_3各自对从线路划分部分51提供到其的已编码数据执行8B/10B转换。8B/10B转换单元23-1到23_3分别将得到的以10位为单位的已编码数据输出到并行到串行转换单元M-I到M-3。并行到串行转换单元M-I到M-3分别对从8B/10B转换单元23_1到23_3提供到其的已编码数据执行并行到串行转换。并行到串行转换单元M-I到M-3分别将得到的串行已编码数据通过线路线路#1到线路#3传输到图像处理LSI2。表示从并行到串行转换单元M-O输出的已编码数据的信号输入到⑶R部分41-0 以及采样单元42-0。表示从并行到串行转换单元M-I输出的已编码数据的信号输入到CDR 部分41-1以及采样单元42-1。表示从并行到串行转换单元M-2输出的已编码数据的信号输入到⑶R部分41-2以及采样单元42-2。表示从并行到串行转换单元M-3输出的已编码数据的信号输入到⑶R部分41-3以及采样单元42-3。⑶R部分41-0检测输入信号的边缘以建立位同步性并产生时钟信号。⑶R部分 41-0将产生的时钟信号输出到采样单元42-0。采样单元42-0根据⑶R部分41-0产生的时钟信号执行对输入信号的采样，并将通过采样获得的已编码数据输出到串行到并行转换单元43-0。串行到并行转换单元43-0对从采样单元42-0提供到其的已编码数据执行串行到并行转换，并将得到的以10位为单位的已编码数据输出到10B/8B转换单元44-0。10B/8B转换单元44-0对从串行到并行转换单元43_0提供到其的以10位为单位的已编码数据执行10B/8B转换，并将得到的以8位为单位的已编码数据输出到线路耦合部分61。同样，⑶R部分41-1到41-3类似地检测输入到其的信号的边缘以产生时钟信号， 并分别将时钟信号输出到采样单元42-1到42-3。采样单元42-1到42-3分别根据⑶R部分41-1到41_3产生的时钟信号执行输入信号的采样。采样单元42-1到42-3将通过采样获得的已编码数据分别输出到串行到并行转换单元43-1到43-3。串行到并行转换单元43-1到43-3分别对从采样单元42-1到42_3提供到其的已编码数据执行串行到并行转换。串行到并行转换单元43-1到43-3将得到的以10位为单位的已编码数据分别输出到10B/8B转换单元44-1到44-3。10B/8B转换单元44-1到44_3分别对从串行到并行转换单元43_1到43_3提供到其的以10位为单位的已编码数据执行10B/8B转换。10B/8B转换单元44_1到44_3将得到的以8位为单位的已编码数据输出到线路耦合部分61。线路耦合部分61以与由图像传感器1的线路划分部分51分配给线路的顺序相反的顺序重新布置从10B/8B转换单元44-0到44-3提供到其的已编码数据以执行线路耦合或者合并。图9例示了线路耦合的示例。假设以像以上参考图8所述那样的方式执行块1到12的已编码数据的线路划分。 在此情况下，线路耦合部分61以与在线路划分时向线路的分配顺序相反的顺序重新布置已编码数据，以产生与从ECC处理单元22的输出顺序相同的序列的已编码数据，如图9的实线白色箭头标记的头部所指示的。线路耦合部分61将通过上述重新布置产生的块1到 12的已编码数据按顺序输出到ECC处理单元45。ECC处理单元45基于在从线路耦合部分61提供到其的已编码数据中所包括的奇偶校验位执行误差校正运算操作以检测像素数据的误差，并对检测到的的误差执行校正。 ECC处理单元45对每个码字执行误差校正，并将误差校正之后的像素数据输出到字节解封装处理单元46。图像传感器1和图像处理LSI2的操作在此，描述具有上述配置的图像传感器1和图像处理LSI2的一系列处理。首先，参考图10的流程图描述图像传感器1的发送处理。除了添加了线路划分的处理之外，图10的处理基本类似于以上参考图4所述的处理。在步骤S31，图像拾取处理部分11执行图像拾取，并逐像素数据地相继输出构成一帧图像的像素数据。在步骤S32，字节封装处理单元21获取从图像拾取处理部分11提供到其的像素数据，并执行字节封装处理。在步骤S33，ECC处理单元22基于通过字节封装处理获得的以8为为单位的像素数据来计算奇偶校验位，并将该奇偶校验位添加到像素数据以执行误差校正编码。在步骤S34，线路划分部分51对通过误差校正编码获得的已编码数据执行线路划分。对于分配给不同线路的已编码数据并行地执行在线路划分之后的处理。在步骤 S35，8B/10B转换单元23-0到23_3对由线路划分部分51分配的已编码数据执行8B/10B转换。在步骤S36，并行到串行转换单元M-O到M-3分别将8B/10B转换之后的已编码数据转换成串行数据。在步骤S37，并行到串行转换单元对-0到对_3分别将通过并行到串行转换获得的串行已编码数据通过线路线路#0到线路#3传输到图像处理LSI2。对构成一帧图像的所有像素重复执行步骤S32到S37的处理，当构成一帧图像的所有像素的数据传输结束时，处理结束。现在，参考图11的流程图描述图像处理LSI2的接收处理。图11的处理基本类似于以上参考图5描述的处理。在步骤S41，CDR部分41_0到41_3分别通过线路线路#0到线路#3接收从图像传感器1传输到其的表示已编码数据的信号，并分别产生时钟信号。在步骤S42，采样单元42-0到42_3根据各个时钟信号执行采样。在步骤S43，串行到并行转换单元43-0到43_3对通过采样获得的已编码数据分别执行串行到并行转换。在步骤S44，10B/8B转换单元44_0到44_3对通过串行到并行转换获得的以10位为单位的已编码数据执行10B/8B转换。在步骤S45，线路耦合部分61以与在线路划分时向线路的分配顺序相反的顺序重新布置从10B/8B转换单元44-0到44-3提供到其的已编码数据以执行线路耦合。在步骤S46，ECC处理单元45对在线路耦合之后的以8位为单位的已编码数据执行误差校正解码以校正像素数据的误差。在步骤S47，字节解封装处理单元46对在误差校正之后的以8位为单位的像素数据执行字节解封装处理。基于构成一帧图像的所有像素数据对由图像传感器1产生的已编码数据重复执行步骤S41到S47的处理。当基于构成一帧图像的所有像素数据产生的已编码数据的处理结束时，在步骤 S48，图像处理部分31基于从字节解封装处理单元46提供的像素数据产生一帧的图像。图像处理部分31使用产生的图像执行图像处理，并在图像处理结束时结束该处理。以此方式，如果由链路层12A执行已编码数据的划分并且由物理层12B并行执行划分之后的处理，然后使用多个线路并行传输已编码数据，则可以实现高速数据传输。尽管以上描述涉及线路的数量是四个的情况，但是也可以使用更多数量的线路。此外，通过在比ECC处理单元更低的位置处执行线路划分/耦合，在图像传感器1 和图像处理LSI2的每个中仅需要提供一个ECC处理单元，导致电路规模的减小。例如，如果以另外的方式在比执行误差校正编码的ECC处理单元更高的位置处执行线路划分，则需要准备等于线路数量的多个ECC处理单元，导致图像传感器1的电路规模的增大。但是，可以防止刚刚所述的情况。此外，如果以另外的方式在比执行误差校正解码的ECC处理单元更高的位置处执行线路耦合，则需要准备等于线路数量的多个ECC处理单元，导致图像处理LSI2的电路规模的增大。但是，可以防止刚刚所述的情况。在图12中示出在线路划分之后执行误差校正编码的图像传感器1的配置以及在线路耦合之前执行误差校正解码的图像处理LSI2的配置。在图12的图像传感器1的链路层12A中，等于线路数量的多个ECC处理单元22-0到22_3提供在比线路划分部分51更低的位置处。此外，在图像处理LSI2的链路层32A中，等于线路数量的多个ECC处理单元 45-0到45-3提供在比线路耦合部分61更低的位置处。此外，通过在线路划分之前执行误差校正编码并通过不同的线路传输构成相同码字的已编码数据，可以将出现在传输线中的突发误差(burst error)、即连续误差分散到解码后的码字中。从而，可以改进误差校正能力。例如，研究其中如图9中的左侧所示在线路线路#1中出现2字节的突发误差的情况。沿着线路线路#1相继传输的块6的已编码数据和块10的已编码数据具有误差。在图 9所示的各块中，由斜线指示的每个块表示承受误差的已编码数据的块，并且没有斜线指示的每个块表示不承受误差的已编码数据的块。在此情况下，在线路耦合之后的已编码数据中，通过线路线路#1传输的块6的已编码数据和块10的已编码数据分散到不同的码字中。通常，大多数误差校正码容易遭受突发误差。例如，在里德所罗门码的情况下，因为每一个码字可以校正的误差的数量是确定的，如果可以将在一个码字上集中的突发误差分散在不同码字之间，则可以改进误差校正能力。〈第三实施例〉图13示出传输系统的配置的第三示例。参考图13，所示的传输系统包括与以上参考图1所述的传输系统共同的几个组件。在此省略对这些共同组件的重复描述以避免冗余。图13的传输系统在配置上与图1的传输系统不同在于在图像传感器1中提供了微处理器71并且在图像处理LSI2中提供了另一微处理器81。在制造包括图像传感器1和图像处理LSI2的图像拾取装置时，向图像传感器1的微处理器71 (在微处理器上操作的固件)设置编码率。在传输图像数据后，微处理器向ECC 处理单元22输出奇偶校验位长度指令信号以控制ECC处理单元22的误差校正编码，使得产生与设置的编码率对应的数据长度的奇偶校验位。在传输图像数据后图13所示的图像传感器1的处理与以上参考图4的流程图所述的相同。另一方面，在制造具有图像传感器1和图像处理LSI2的图像拾取装置后，还向图像处理LSI2的微处理器81设置与向图像传感器1设置的编码率相等的编码率。在接收图像数据后，微处理器81向ECC处理单元45输出奇偶校验位长度指令信号以控制ECC处理单元45的误差校正，使得检测到与设置的编码率对应的数据长度的奇偶校验位，并执行误差校正。在接收到图像数据后图13所示的图像处理LSI2的处理与以上参考图5的流程图所述的相同。图14例示由奇偶校验位长度指令信号表示的奇偶校验位长度和编码参数之间的关系。参考图14，在所示的示例中，可以通过奇偶校验位长度指令信号设置0、2和4字节的奇偶校验位长度之一。如果奇偶校验位长度设置为0字节，则在没有误差校正能力可应用时，不添加作为冗余数据的奇偶校验位。另一方面，如果奇偶校验位长度设置为2字节， 则允许校正2 字节中的一个字节，但是如果奇偶校验位长度设置为4字节，则允许校正 228字节中的两个字节。尽管在此给出了其中使用2字节或者4字节的奇偶校验位作为里德所罗门码的情况的描述，但是奇偶校验位长度不限于2字节和4字节的任意一个。从而，可以响应于传输线的误差率适当地设置编码率、即奇偶校验位长度。传输线的误差率取决于图像传感器1的物理长度的性能、图像处理LSI2的物理层的性能等。通过使得可以在确定要并入图像拾取装置中的图像传感器1和图像处理LSI2的规范之后设置编码率而不在设计图像传感器1和图像处理LSI2时固定编码率，可以在之后设置适当的编码率。通常，随着奇偶校验位的数据长度增加，获得更高的误差校正能力。另一方面，因为奇偶校验位是冗余数据，从传输速率的观点来看传输奇偶校验位不是优选的，并且误差校正的功耗也增加。因此，通过使得可以通过微处理器的方式来设置编码率，可以设置适合于传输线的误差率的适当的编码率。从而，在可以实现高速数据传输的同时，可以抑制功
^^ ο计算机的配置示例尽管上述一系列处理可以由硬件执行，但是其可以另外由软件执行。在该系列处理由软件执行的情况下，将构成该软件的程序从程序记录介质安装到专用的并入硬件中的计算机中、通用的个人计算机中等。图15示出根据程序执行以上所述的一系列处理的计算机的硬件配置的示例。参考图15，在所示的计算机中，CPU(中央处理单元)101、R0M(只读存储器)102和 RAM(随机存取存储器)103通过总线104相互连接。此外，输入/输出接口 105连接到总线104。包括键盘、鼠标等的输入部分106以及包括显示单元、扬声器等的输出部分107连接到输入/输出接口 105。此外，由硬盘、非易失性存储器等形成的存储部分108、由网络接口等形成的通信部分109以及用于驱动可拆卸介质111的驱动器110连接到输入/输出接口 105。在以上述方式配置的计算机中，CPU 101将存储在例如存储部分108中的程序通过输入/输出接口 105和总线104加载到RAM 103中，并执行该程序以执行上述一系列处理。要由CPU 101执行的程序可以记录在例如可拆卸介质111上并作为可拆卸介质提供，或者可以通过诸如局域网、因特网或数字广播之类的有线或无线传输介质来提供，并安装到存储部分108中。要注意，要由计算机执行的程序可以是按在本说明书中所述的顺序按时间序列执行处理的类型或者在需要时、比如在调用处理时并行地执行或单独执行处理的类型。尽管已经使用具体术语描述了所公开的技术的优选实施例，但是这种描述仅仅用于例示目的，并且要理解可以不脱离以下权利要求的精神或范围而做出改变和变更。本公开包含与于2010年11月12日在日本专利局提交的日本专利申请 JP2010-253833中的公开的主题有关的主题，通过引用将其全部内容合并于此。
权利要求
1.一种图像输出装置，包括 图像拾取部分；误差校正码计算部分，适配为使用构成由所述图像拾取部分进行的图像拾取获得的图像的像素数据作为信息字来计算误差校正码；以及输出部分，适配为将已编码数据输出到在提供了所述图像输出装置的装置中所提供的图像处理装置，所述已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。
2.根据权利要求1的图像输出装置，还包括划分部分，适配为将多个这样的已编码数据分配给在所述图像输出装置和所述图像处理装置之间的多个传输线，其中等于所提供的传输线的数量的多个所述输出部分分别输出由所述划分部分分配给所述传输线的已编码数据。
3.根据权利要求2的图像输出装置，其中，所述划分部分将构成相同码字的已编码数据分配给传输线中的不同传输线。
4.根据权利要求1的图像输出装置，还包括控制部分，适配为为码字设置编码率，其中所述误差校正码计算部分根据所述控制部分设置的编码率来执行误差校正码的计算。
5.一种图像输出装置的图像输出方法，包括 拾取图像；使用构成所拾取的图像的像素数据作为信息字来计算误差校正码；以及将已编码数据输出到在提供了图像输出装置的装置中所提供的图像处理装置，所述已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。
6.一种使得计算机执行包括以下的处理的程序 拾取图像；使用构成所拾取的图像的像素数据作为信息字来计算误差校正码；以及将已编码数据输出到在提供了计算机的装置中所提供的图像处理装置，所述已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。
7.一种图像处理装置，包括接收部分，适配为接收已编码数据，所述已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，所述码字包括构成由所述图像输出装置的图像拾取部分进行的图像拾取获得的图像的像素数据以及使用所述像素数据作为信息字计算的并添加到所述像素数据的误差校正码；误差校正部分，适配为基于在所述已编码数据中所包括的误差校正码来执行所述像素数据的误差校正；以及图像处理部分，适配为处理由在误差校正之后的像素数据构成的图像。
8.根据权利要求7的图像处理装置，其中提供等于在所述图像输出装置和所述图像处理装置之间的传输线的数量的多个所述接收部分，所述图像处理装置还包括耦合部分，适配为获取由所述多个接收部分接收的多个已编码数据，并以与由所述图像输出装置将已编码数据分配给多个传输线的分配顺序相反的顺序输出已编码数据，以及所述误差校正部分以从所述耦合部分输出所述已编码数据的顺序来使用已编码数据执行误差校正。
9.根据权利要求7的图像处理装置，还包括控制部分，适配为设置码字的编码率，其中所述误差校正部分根据由所述控制部分设置的编码率执行误差校正。
10.一种图像处理装置的图像处理方法，包括接收已编码数据，所述已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，所述码字包括构成由所述图像输出装置的图像拾取部分进行的图像拾取获得的图像的像素数据以及使用所述像素数据作为信息字计算的并添加到所述像素数据的误差校正码；基于在所述已编码数据中所包括的误差校正码来执行所述像素数据的误差校正；以及处理由在误差校正之后的像素数据构成的图像。
11.一种使得计算机执行包括以下的处理的程序接收已编码数据，所述已编码数据是由在提供了所述图像处理装置的装置中所提供的图像输出装置产生并从其输出的码字的数据，所述码字包括构成由所述图像输出装置的图像拾取部分进行的图像拾取获得的图像的像素数据以及使用所述像素数据作为信息字计算的并添加到所述像素数据的误差校正码；基于在所述已编码数据中所包括的误差校正码来执行所述像素数据的误差校正；以及处理由在误差校正之后的像素数据构成的图像。
12.—种图像拾取装置，包括 图像输出装置；以及图像处理装置；其中所述图像输出装置包括图像拾取部分误差校正码计算部分，适配为使用构成由所述图像拾取部分进行的图像拾取获得的图像的像素数据作为信息字来计算误差校正码；以及输出部分，适配为将已编码数据输出到所述图像处理装置，所述已编码数据是通过向像素数据添加误差校正码而获得的码字的数据， 所述图像处理装置包括接收部分，适配为接收已编码数据，误差校正部分，适配为基于在所述已编码数据中所包括的误差校正码来执行所述像素数据的误差校正；以及图像处理部分，适配为处理由在误差校正之后的像素数据构成的图像。
全文摘要
本公开提供了图像输出装置、图像输出方法、图像处理装置、图像处理方法、程序和图像拾取装置。该图像输出装置包括图像拾取部分；误差校正码计算部分，适配为使用构成由图像拾取部分的图像拾取获得的图像的像素数据来计算误差校正码，作为信息字；以及输出部分，适配为将已编码数据输出到在提供了图像输出装置的装置中所提供的图像处理装置，该已编码数据是通过向像素数据添加误差校正码而获得的码字的数据。
文档编号H04N5/77GK102469272SQ20111034534
公开日2012年5月23日 申请日期2011年11月4日 优先权日2010年11月12日
发明者丸子健一, 佐佐木茂寿, 城下宽司, 小泽美穗, 新桥龙男, 木原广己, 杉冈达也, 松本英之, 田森正人, 舟本一久, 若林准人, 越坂直弘, 远山隆之 申请人:索尼公司