专利名称：Usb3.0局域网极速数据交换机的制作方法
技术领域：
本发明涉及一种数据通信领域，特别涉及多台计算机之间通信的数据通信技术领域，具体是指USB3. 0局域网极速数据交换机。
背景技术：
USB是一种应用在计算机领域的接口技术，具有热插拔、易携带、传输速度快等优点。由于USB的各种优点，各种操作系统如windows系列、1 inux系列均支持这种接口技术， 这使得USB技术应用更为广泛。随着USB技术的不断发展和完善，USB传输速度越来越快， USB3. 0的比特率更是达到了 5Gbps。目前电脑之间的数据交换主要是通过路由器、交换机和双机互联网线完成，其数据交换速率均在lOMB/s以下。在普通情况下，通过路由器连接的两台电脑之间的数据交换速率往往不到500KB/S。在多计算机组成的系统中，数据交换频繁，数据流量大，现有的数据交换速率将成为技术瓶颈。
发明内容
针对上述需求，本发明所要解决的技术问题是提供一种能实现USB3. 0极限传输速度、提高多台计算机数据交换效率、方便实用、稳定可靠的USB3. 0局域网极速数据交换机。为此，本发明采用以下技术方案
一种USB3. 0局域网极速数据交换机，其特征是包括多个USB3. 0节点、USB3. 0节点配置存储器、交换机内部通信总线、链路配置总线、USB3. 0链路控制器，所述交换机为各个 USB3. 0节点配置专用的数据交换总线；
所述的USB3. 0链路控制器用于数据交换机各个USB3. 0节点之间的通信链路搭建与拆
除；
所述的数据交换总线用于将其所配属的USB3. 0节点连接到所述的USB3. 0链路控制器的相应输入输出引脚上；
USB3. 0外设控制器通过所述的链路配置总线向USB3. 0链路控制器实时发送通信链路的搭建与拆除指令；
所述的USB3. 0节点配置存储器用于存储节点配置信息；
所述的USB3. 0节点包括USB3. 0接口和USB3. 0外设控制器，USB3. 0接口和USB3. 0外设控制器相连；所述的USB3. 0外设控制器包括USB3. 0端点、数据缓存区、USB3. OPHY引擎、 USB3. 0微控制内核、交换机内部通信控制器和链路配置控制器；所述的USB3. OPHY引擎为 USB3. 0接口数据发送接收电路；所述的USB3. 0微控制内核为USB3. 0外设控制器内部用于处理运算的CPU处理器；所述的交换机内部通信控制器用于控制所述的交换机内部通信总线上的控制数据传输；所述的链路配置控制器用于控制所述的链路配置总线上通信链路的搭建与拆除指令的实时发送；所述的USB3. 0端点划分为USB3. 0实时发送端点和USB3. 0实时接收端点；所述的数据缓存区用于存放与数据交换机别的USB3. 0节点进行数据交换的数据；所述的数据缓存区划分为实时发送数据缓存区和实时接收数据缓存区；所述的实时发送数据缓存区和所述的USB3. 0实时发送端点形成实时数据发送通道；所述的实时接收数据缓存区和所述的USB3. 0实时接收端点形成实时数据接收通道；经所述的实时数据接收通道所述的USB3. 0外设控制器发起与该USB3. 0外设控制器所属节点相连的计算机的数据接收；经所述的实时数据发送通道所述的USB3. 0外设控制器发起与该USB3. 0外设控制器所属节点相连的计算机向该实时数据发送通道中的USB3. 0实时发送端点的数据发送； 当USB3. 0实时接收端点收到实时接收数据缓存区传来的的数据长度达到一个数据包长度后，USB3. 0外设控制器就立即发起由所述的USB3. 0实时接收端点向该USB3. 0外设控制器所属节点相连的计算机的数据传输；当USB3. 0实时发送端点发送完一个数据包长度的数据到实时发送数据缓存区后，USB3. 0外设控制器就立即发起该USB3. 0外设控制器所属节点相连的计算机向USB3. 0实时发送端点的数据传输，由此可保证数据的实时传输；各个USB3. 0外设控制器中的交换机内部通信控制器和USB3. 0节点配置存储器通过所述的交换机内部通信总线互联在一起组成交换机内部通信网络，实现控制数据的传输。
在采用上述技术方案的基础上，本发明还可同时采用以下技术方案所述的USB3. 0节点还包括总线变换器，所述的总线变换器位于USB3. 0外设控制器和 USB3. 0链路控制器连接的数据交换总线上，位于总线变换器与USB3. 0外设控制器之间的数据总线比位于总线变换器与USB3. 0链路控制器之间的数据总线宽度要宽，位于总线变换器与USB3. 0外设控制器之间的数据总线数据传输频率比位于总线变换器与USB3. 0链路控制器之间的数据总线传输频率要低。
所述的USB3. 0局域网极速数据交换机还包括USB3. 0网关，所述的USB3. 0网关实现交换机和其他网络之间的通信。
所述的USB3. 0外设控制器中的USB3. 0端点除USB3. 0实时发送端点和USB3. 0实时接收端点之外还划分有非实时USB3. 0端点，所述的USB3. 0外设控制器中的数据缓存区除实时发送数据缓存区和实时接收数据缓存区之外还划分有非实时数据缓存区，所述的非实时USB3. 0端点和非实时数据缓存区形成非实时数据交换通道，所述的USB3. 0外设控制器所属的节点相连的计算机发起与所述的非实时数据交换通道的数据交换。
所述的USB3. 0节点配置存储器为EEPROM ；所述的链路配置总线为SPI总线；所述的交换机内部通信总线为1 总线；所述的USB3. 0链路控制器为FPGA芯片。
所述的总线变换器为总线交换芯片；所述的总线交换芯片与所述的USB3. 0外设控制器之间的数据交换总线宽度为32位，数据交换频率为为100MHZ，所述的总线交换芯片与所述的USB3. 0链路控制器之间的数据交换总线宽度为16位，数据交换频率为200MHZ。
所述的USB3. 0节点配置存储器为AT24C64芯片；所述的USB3. 0外设控制器为 CYUSB3014 芯片。
所述的总线交换芯片为SN74ALVCHG162282芯片。
由于采用本发明的技术方案，本发明与现有技术相比，其具有以下优点1)、传输速度快，任意一个节点数据传输速度可达到3.2(ib/S，一台计算机IGB的数据要通过该交换机传输到另一台计算机上，仅需不到3秒钟；2)、可扩展性强；3)、有数据错误处理操作，数据传输稳定可靠；
4)、特别适合由多台计算机组成的系统内部频繁的数据交换；
5)、连接方便，支持热插拔；
6)、携带方便。
图1是本发明实施例应用示意图； 图2是本发明实施例数据交换示意图； 图3是本发明实施例的结构示意图4是本发明中USB3. 0外设控制器的结构示意图； 图5是本发明节点1的电路原理图； 图6是CYUSB3014的内部结构示意图； 图7是总线交换芯片的结构示意图； 图8是FPGA的连接示意图； 图9是数据交换控制命令码表； 图10是计算机1和计算机2数据交换操作流程图； 图11是本实施例中计算机1和计算机2数据错误处理操作流程图。
具体实施例方式为了更清楚地理解本发明的技术内容，特举以下实施例详细说明。请参照图1，是本发明实施例应用示意图。多台计算机通过USB3.0总线连接到 USB3. 0局域网极速数据交换机上，交换机上有一个其他网络接口如RJ-45，通过这个接口与其他网络相连。连接到交换机上的计算机之间可以任意交换数据，每一台计算机上的数据交换速率最高可达3. 2Gb/s,也就是说任意一台计算机上IGB的数据在3秒钟内就可以传到另外一台计算机上。请参照图2，是本发明实施例数据交换示意图，一台计算机上的应用程序开辟多个实时数据发送、多个实时数据接收和多个非实时数据交换缓冲区，分别通过多个管道与所连USB3. 0节点的USB3. 0外设控制器中的多个USB3. 0实时发送端点、多个USB3. 0实时接收端点和多个USB3. 0非实时端点交换数据，一个USB3. 0节点的USB3. 0外设控制器再通过USB3. 0链路控制器搭建好的链路与另一个USB3. 0节点的USB3. 0外设控制器的多个 USB3. 0实时发送端点、多个USB3. 0实时接收端点和多个USB3. 0非实时端点交换数据，该另一个USB3. 0节点的USB3. 0外设控制器再通过多个管道与相连的计算机内的应用程序开辟的开辟多个实时数据发送、多个实时数据接收和多个非实时数据交换缓冲区实现数据交换。请参照图3，在本发明实施例的USB3.0局域网极速数据交换机，主要包括多个 USB3. 0节点，一个节点配置存储器，交换机内部通信总线，链路配置总线，一个USB3. 0链路控制器，一个USB3.0网关，交换机为各个USB3.0节点配置专用的数据交换总线。USB3. 0 链路控制器用于数据交换机各个USB3. 0节点之间的通信链路搭建与拆除。数据交换总线用于将其所配属的USB3. 0节点连接到所述的USB3. 0链路控制器的相应输入输出引脚上。
6USB3.0节点配置存储器用于存储节点配置信息。USB3.0网关实现交换机和其他网络之间的通信。
一个USB3. 0节点包括一个USB3. 0接口、一个USB3. 0外设控制器和一个总线变换器。USB3. 0接口和USB3. 0外设控制器通过USB3. 0总线相连，USB3. 0外设控制器和总线变换器之间连接有数据交换总线，总线变换器再通过数据交换总线将一个节点连接到 USB3. 0链路控制器上。总线变换器位于USB3. 0外设控制器和USB3. 0链路控制器连接的数据交换总线上，位于总线变换器与USB3. 0外设控制器之间的数据总线比位于总线变换器与USB3. 0链路控制器之间的数据总线宽度要宽，位于总线变换器与USB3. 0外设控制器之间的数据总线数据传输频率比位于总线变换器与USB3. 0链路控制器之间的数据总线传输频率要低。
各个USB3. 0外设控制器和USB3. 0节点配置存储器通过交换机内部通信总线互联在一起组成交换机内部通信网络，实现控制数据的传输。图中的USB3. 0外设控制器通过连接到USB3. 0链路控制器上的链路配置总线，发送通信链路的搭建与拆除指令控制数据交换机各个USB3. 0节点之间的通信链路搭建与拆除。
请参照图4，是本发明中USB3. 0外设控制器的结构示意图。该USB3. 0外设控制器包括USB3. 0端点、数据缓存区、USB3. OPHY引擎、USB3. 0微控制内核、交换机内部通信控制器和链路配置控制器；USB3. OPHY引擎为USB3. 0接口数据发送接收电路；USB3. 0微控制内核为USB3. 0外设控制器内部用于处理运算的CPU处理器；交换机内部通信控制器用于控制所述的交换机内部通信总线上的控制数据传输；链路配置控制器用于控制所述的链路配置总线上通信链路的搭建与拆除指令的实时发送；USB3. 0端点包括有USB3. 0实时发送端点、USB3. 0实时接收端点和非实时USB3. 0端点；数据缓存区用于存放与数据交换机中别的USB3. 0节点进行数据交换的数据；数据缓存区包括有实时发送数据缓存区、实时接收数据缓存区和非实时数据缓存区；实时发送数据缓存区和USB3. 0实时发送端点形成实时数据发送通道；实时接收数据缓存区和USB3. 0实时接收端点形成实时数据接收通道；经实时数据接收通道，USB3. 0外设控制器发起与该USB3. 0外设控制器所属USB3. 0节点相连的计算机的数据接收；经实时数据发送通道，USB3. 0外设控制器发起与该USB3. 0外设控制器所属USB3. 0节点相连的计算机向该实时数据发送通道中的USB3. 0实时发送端点的数据发送；当USB3. 0实时接收端点收到实时接收数据缓存区传来的数据长度达到一个数据包长度后，USB3. 0外设控制器就立即发起由所述的USB3. 0实时接收端点向该USB3. 0外设控制器所属USB3. 0节点相连的计算机的数据传输；当USB3. 0实时发送端点发送完一个数据包长度的数据到实时发送数据缓存区后，USB3. 0外设控制器就立即发起该USB3. 0外设控制器所属USB3. 0节点相连的计算机向该实时数据发送通道中的USB3. 0实时发送端点的数据传输，由此可保证数据的实时传输；非实时USB3. 0端点和非实时数据缓存区形成非实时数据交换通道，USB3. 0外设控制器所属的节点相连的计算机发起与非实时数据交换通道的数据交换。
根据USB3.0协议，对实时数据传送限制了带宽，即不能将全部带宽分配给由 USB3. 0外设控制器发起的传输。因此在本实施例中划分出了非实时数据交换通道，用于最大限度的开发USB3.0带宽。
在实际应用中，USB3. 0节点接收从所连计算机发送出来的数据，将具有USB3. 0格式的数据解码，然后将解码后的数据通过搭建好的通信链路发送到数据接收节点，数据接收节点再将数据包装成USB3.0格式，发送到接收方计算机上，从而实现了数据的交换。在实际应用中，如果USB3. 0带宽全部用于数据交换，由于USB3. 0数据信号带宽为 5Gb/s,除去编码冗余，实际数据信号带宽可达到4(ib/S，本发明中的任意一条数据链路数据吞吐量高达3. 2Gb/s。在本系统实施例中USB3. 0节点配置存储器采用EEPROM芯片ATMC64 ；USB3. 0外设控制器采用CYUSB3014芯片；USB3. 0链路控制器采用FPGA芯片；总线变换器采用总线交换芯片SN74ALVCHG162282。链路配置总线采用SPI总线，交换机内部通信总线采用1 总线。请参照图5，是节点的电路原理图。图中CYUSB3014为USB3. 0外设控制器，该芯片集成了 SPI控制器、1 控制器。在本实施例中SPI控制器即为链路配置控制器，1 控制器即为交换机内部通信控制器，SPI总线即为链路配置总线，1 总线即为交换机内部通信总线。CYUSB3014通过I2C总线与其他节点和节点配置存储器组成内部通信网络，实现控制数据的传输；CYUSB3014通过SPI总线实时配置FPGA实现链路的搭建和拆除。请参照图6，是CYUSB3014的内部结构示意图。CYUSB3014内部还集成了 ARM926EJ、 USB3. OPHY引擎、USB3. 0端点和数据缓存区。ARM926EJ是USB3. 0微控制内核，USB3. OPHY 引擎用于USB3. 0数据串行发送和接收，USB3. 0端点存储与直连计算机交换的数据，计算机可通过USB3. 0总线直接读取USB3. 0端点内的数据，数据缓存区用于存放通过总线变换器和链路控制器与别的节点交换的数据。请参照图7。总线变换器采用总线交换芯片，SN74ALVCHG162282芯片是本实施例中使用的总线交换芯片。在本实施例中总线交换芯片与USB3. 0外设控制器之间的数据交换总线宽度比总线交换芯片与USB3. 0链路控制器之间的数据交换总线宽度大一倍，总线交换芯片与USB3. 0外设控制器之间的数据交换总线数据交换频率比所述的总线交换芯片与USB3. 0链路控制器之间的数据交换总线数据交换频率小一半。SN74ALVCHG162282 包含 32 位的 B 组总线，分为 Bl 和 B2 ；SN74ALVCHG162282 还包含16位的A组总线，有一个SEL选择信号引脚，有一个WR方向控制引脚，有一个OE输出使能引脚。当WR为高电平时，表示A组总线向B组总线传输，一个SEL周期内，CLK的第一个上升沿将A组数据锁存到B2，CLK的第二个上升沿将A组数据锁存到Bi，在SEL为低电平时B组总线上的数据将被读取，从而实现了 B组总线向A组总线的数据传输。当WR 为低电平时，表示B组总线向A组总线传输，SEL为高电平时，CLK的上升沿将Bl总线上的数据锁存到A组总线上，SEL为低电平时，CLK的上升沿将B2总线上的数据锁存到A组总线上，从而实现了 B组总线向A组总线传输。在实际应用中SEL接USB3. 0外设控制器的读写时钟，CLK接链路控制器的读写时钟，同时将USB3. 0外设控制器上的读写时钟接到FPGA 内，实现SEL信号和CLK信号在固定相位上的同步。在本系统实施例中，采用总线交换芯片SN74ALVCHG162^2，总线交换芯片与 USB3. 0外设控制器之间的数据交换总线宽度为32位，数据交换频率为100MHZ ；总线交换芯片与USB3. 0链路控制器之间的数据交换总线宽度为16位，数据交换频率为200MHZ。通过总线交换器芯片SN74ALVCHG162^2，使得连接到链路控制器上的数据交换总线缩短了一半，可使相同输入输出接口数量的链路控制器可以连接更多的节点。
请参照图8，是本实施例中FPGA的连接示意图，图中FPGA分出η组链路控制数据总线、一组网关数据总线和一组SPI总线，USB3. 0外设控制器1通过SPI总线设置FPGA的控制位，FPGA根据对控制位的编码，实现任意两个数据总线的内部连通和断开，从而实现链路的搭建和拆除。
节点配置存储器挂接在1 总线上，用于存储节点配置表，节点配置表为由每一个节点上的计算机ID、计算机名称、节点地址和对应的物理接口地址组成的节点配置记录组成的表格。
在此介绍一下动态节点地址分配和静态节点地址分配。节点地址分配，就是给交换机的每一个节点分配一个地址，用于区分不同的节点，当计算机要与另一台计算机交换数据时，就可以通过节点地址确定是要与哪一台计算机交换数据。
动态节点地址分配，就是交换机工作在动态节点工作模式。该工作模式动态地为接入节点的计算机分配节点地址，计算机每次接入交换机节点所分配到的节点地址不一定相同。当一台计算机接入交换机的一个节点时，交换机就获取计算机ID和计算机名称，并将计算机ID、计算机名称、节点地址和对应的物理接口地址作为一个节点配置记录添加到节点配置表。当计算机断开节点时，交换机就将该节点配置记录从节点配置表中删除掉。
静态节点地址分配，就是交换机工作在静态节点工作模式。该工作模式下，计算机设置好静态节点地址，并下载到交换机内，交换机会检查现有的节点配置表，如果节点地址与现有的节点地址不重合，交换机将计算机ID、计算机名称、节点地址和对应的物理接口地址作为一个节点配置记录添加到节点配置表；如果交换机发现下载下来的节点地址与现有地址重合，交换机会提醒计算机地址冲突，并要求重新设置节点地址。当计算机断开节点时，交换机不将该节点配置记录从节点配置表中删除掉。当计算机下一次接入交换机时，不用重新设置节点地址。计算机设置静态节点地址时，如果计算机已连接到交换机，则计算机可以查看交换机内可供分配的节点地址。
交换机在第一次使用时，默认工作于动态节点工作模式。之后可由计算机修改交换机的工作模式。
节点配置表由节点配置记录组成，每一个节点配置记录为物理接口地址、节点地址、计算机ID和计算机名称的一一映射记录。
请参照图9，是本实施例中数据交换控制命令码表。数据交换控制命令码为所用到的控制操作的编码。
请参照图10，是本实施例中计算机1和计算机2数据交换操作流程图，在该操作中计算机1连接到U3节点，计算机2连接到U4节点，计算机1向计算机2发送数据。该数据交换操作包含以下步骤①数据交换的两台计算机之间建立起数据交换事务，②USB3.0局域网极速数据交换机建立起数据交换链路，③启动数据交换，④不断传送要交换的数据，直至传送完，若数据交换中发现数据错误，申请所述的数据错误处理操作，⑤结束数据交换，⑥撤销数据交换链路，①结束数据交换事务。请参照图11，是本实施例中计算机1和计算机2数据错误处理操作流程图，在该操作中计算机ι连接到U3节点，计算机2连接到U4节点，计算机1向计算机2发送数据。该数据错误处理操作包含以下步骤
①接收方主机发现错误数据块，
②发送错误数据块编号至发送方，
③发送方重新发送所述的错误数据块编号的数据，
④结束数据错误处理操作。在实际的数据传输过程中，由于充分利用了 USB3.0总线带宽，传输速率达到了 3. 2(ib/S。一台计算机上IGB的数据传到另一台计算机上仅需3秒钟，由于采取了数据错误重传机制，数据误码率为0。在此说明书中，本发明已参照其特定的实施例做了描述。但是，很显然仍可以做出各种修改和变换而不背离本发明的精神和范围。因此说明书和附图应被认为是说明性的而非限定性的。本发明中的英文简写注释如下
USB 英文Universal Serial BUS (通用串行总线)的缩写
RJ-45 RJ-45接口可用于连接RJ-45接头，适用于由双绞线构建的网络，这种端口是最常见的，一般来说以太网集线器都会提供这种端口。PHY 指物理层，OSI的最底层。一般指与外部信号接口的芯片。EEPROM (Electrically Erasable Programmable Read-Only Memory),电可擦可编程只读存储器一一种掉电后数据不丢失的存储芯片。AT24C64 Atmel 公司生产的 EEI3ROM 芯片。CYUSB3014 Cypress公司生产的USB3. 0外设控制器。FPGA Field - Programmable Gate Array),即现场可编程门阵列. SN74ALVCHG162282 TI公司生产的总线交换芯片。SPI 串行外围设备接口 SPI (serial peripheral interface)总线技术是 Motorola公司推出的一种同步串行接口。I2C Inter 一 Integrated Circuit总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。ARM926EJ 一种 ARM 处理器。ARM (Advanced RISC Machines)是微处理器行业的ARM公司设计的大量高性能、廉价、耗能低的RISC处理器。ID 英文IDentity的缩写，身份标识号的意思，在本文中不同计算机的身份标识号。
权利要求
1.一种USB3.0局域网极速数据交换机，其特征是包括多个USB3.0节点、USB3.0节点配置存储器、交换机内部通信总线、链路配置总线、USB3. 0链路控制器，所述交换机为各个 USB3. 0节点配置专用的数据交换总线；所述的USB3. 0链路控制器用于数据交换机各个USB3. 0节点之间的通信链路搭建与拆除；所述的数据交换总线用于将其所配属的USB3. 0节点连接到所述的USB3. 0链路控制器的相应输入输出引脚上；所述的USB3. 0节点包括USB3. 0接口和USB3. 0外设控制器，USB3. 0接口和USB3. 0外设控制器相连；各个USB3. 0外设控制器通过所述的链路配置总线向USB3. 0链路控制器实时发送通信链路的搭建与拆除指令；所述的USB3. 0外设控制器包括USB3. 0端点、数据缓存区、USB3. OPHY引擎、USB3. 0微控制内核、交换机内部通信控制器和链路配置控制器；所述的USB3. OPHY引擎为USB3. 0接口数据发送接收电路；所述的USB3. 0微控制内核为USB3. 0外设控制器内部用于处理运算的CPU处理器；所述的交换机内部通信控制器用于控制所述的交换机内部通信总线上的控制数据传输；所述的链路配置控制器用于控制所述的链路配置总线上通信链路的搭建与拆除指令的实时发送；所述的USB3. 0端点包括有USB3. 0实时发送端点和USB3. 0实时接收端点；所述的数据缓存区用于存放与数据交换机中别的USB3.0节点进行数据交换的数据；所述的数据缓存区包括有实时发送数据缓存区和实时接收数据缓存区；所述的实时发送数据缓存区和所述的USB3. 0实时发送端点形成实时数据发送通道；所述的实时接收数据缓存区和所述的USB3. 0实时接收端点形成实时数据接收通道；经所述的实时数据接收通道，所述的USB3. 0外设控制器发起与该USB3. 0外设控制器所属USB3. 0节点相连的计算机的数据接收；经所述的实时数据发送通道，所述的USB3. 0外设控制器发起与该USB3. 0外设控制器所属USB3.0节点相连的计算机向该实时数据发送通道中的USB3.0实时发送端点的数据发送；当USB3. 0实时接收端点收到实时接收数据缓存区传来的数据长度达到一个数据包长度后，USB3. 0外设控制器就立即发起由所述的USB3. 0实时接收端点向该USB3. 0外设控制器所属USB3. 0节点相连的计算机的数据传输；当USB3. 0实时发送端点发送完一个数据包长度的数据到实时发送数据缓存区后，USB3. 0外设控制器就立即发起该USB3. 0外设控制器所属USB3. 0节点相连的计算机向该实时数据发送通道中的USB3. 0实时发送端点的数据传输，由此可保证数据的实时传输；各个USB3. 0外设控制器中的交换机内部通信控制器和USB3. 0节点配置存储器通过所述的交换机内部通信总线互联在一起组成交换机内部通信网络，实现控制数据的传输； 所述的USB3. 0节点配置存储器用于存储节点配置信息。
2.根据权利要求1所述的USB3.0局域网极速数据交换机，其特征在于，所述的USB3. 0 节点还包括总线变换器，所述的总线变换器位于USB3. 0外设控制器和USB3. 0链路控制器连接的数据交换总线上，位于总线变换器与USB3. 0外设控制器之间的数据总线比位于总线变换器与USB3. 0链路控制器之间的数据总线宽度要宽，位于总线变换器与USB3. 0外设控制器之间的数据总线数据传输频率比位于总线变换器与USB3. 0链路控制器之间的数据总线传输频率要低。
3.根据权利要求1所述的USB3.0局域网极速数据交换机，其特征在于，它还包括 USB3. 0网关，所述的USB3. 0网关实现交换机和其他网络之间的通信。
4.根据权利要求1所述的USB3.0局域网极速数据交换机，其特征在于，所述的USB3. 0 外设控制器中的USB3. 0端点除USB3. 0实时发送端点和USB3. 0实时接收端点之外还包括有非实时USB3. 0端点，所述的USB3. 0外设控制器中的数据缓存区除实时发送数据缓存区和实时接收数据缓存区之外还包括有非实时数据缓存区，所述的非实时USB3. 0端点和非实时数据缓存区形成非实时数据交换通道，所述的USB3. 0外设控制器所属的节点相连的计算机发起与所述的非实时数据交换通道的数据交换。
5.根据权利要求1所述的USB3.0局域网极速数据交换机，其特征在于所述的USB3. 0节点配置存储器为EEPROM ；所述的链路配置总线为SPI总线总线；所述的交换机内部通信总线为1 总线；所述的USB3. 0链路控制器为FPGA芯片。
6.根据权利要求2所述的USB3.0局域网极速数据交换机，其特征在于，所述的总线变换器为总线交换芯片；所述的总线交换芯片与所述的USB3. 0外设控制器之间的数据交换总线宽度比所述的总线交换芯片与所述的USB3. 0链路控制器之间的数据交换总线宽度大一倍，所述的总线交换芯片与所述的USB3. 0外设控制器之间的数据交换总线数据交换频率比所述的总线交换芯片与所述的USB3. 0链路控制器之间的数据交换总线数据交换频率小一半。
7.根据权利要求1所述的USB3.0局域网极速数据交换机，其特征在于所述的USB3. 0节点配置存储器为AT24C64芯片；所述的USB3. 0外设控制器为CYUSB3014芯片。
8.根据权利要求6所述的USB3.0局域网极速数据交换机，其特征在于，所述的总线交换芯片为SN74ALVCHG162282芯片。
全文摘要
本发明首先所要解决的技术问题是提供一种USB3.0局域网极速数据交换机。它包括多个USB3.0节点、USB3.0节点配置存储器、交换机内部通信总线、链路配置总线、USB3.0链路控制器，所述交换机为各个USB3.0节点配置专用的数据交换总线；本发明与现有技术相比，其具有以下优点1)传输速度快，任意一个节点数据传输速度可达到3.2Gb/s，一台计算机1GB的数据要通过该交换机传输到另一台计算机上，仅需不到3秒钟；2)可扩展性强；3)有数据错误处理操作，数据传输稳定可靠；4)特别适合由多台计算机组成的系统内部频繁的数据交换；5)连接方便，支持热插拔；6)携带方便。
文档编号H04L12/56GK102546401SQ201110435898
公开日2012年7月4日 申请日期2011年12月22日 优先权日2011年12月22日
发明者叶炜, 孙文响, 张卫杰, 李海, 王超, 颜福才 申请人:浙江大学