专利名称：一种抗自激干扰的直放站的制作方法
技术领域：
本实用新型涉及移动通信领域，尤其涉及一种抗自激干扰的直放站。
背景技术：
同频无线直放站多采用双工器进行上下行链路的切换，利用前向天线接收基站下 行信号，经过低噪声放大器将有用的信号放大，再经窄带滤波器多重滤波后进一步用功放 将功率放大，由后向天线发射到移动台；同时利用后向天线接收移动台上行信号，经低噪声 放大器、窄带滤波器、功放发射到基站。它的优点是以远低于基站投资的成本扩大覆盖区 域，安装条件简单，能快速扩大网络覆盖面；提高基站的设备利用率，改善现有蜂窝网的覆 盖质量。但是在实际应用中，同频无线直放站由于前、后向天线安装地点较近，不可避免地 发生耦合，如果系统增益太大，大于直放站前、后向天线之间的隔离度时，直放站就会发生 自激振荡，造成基站控制信道阻塞，甚至导致基站瘫痪，所以如何消除自激干扰是目前直放 站面临的一个最大问题。
发明内容针对上述现有技术，本实用新型要解决的技术问题是提供一种能够在工作中消除 自激干扰的直放站。为了解决上述技术问题，本实用新型采用如下技术方案一种抗自激干扰的直 放站，包括与施主天线连接的第一双工器，该第一双工器的输出端与下行低噪声放大器 (LNA)的输入端连接，该下行低噪声放大器(LNA)的输出端与第一模数转换器(ADC)的输入 端连接，该第一模数转换器(ADC)的输出端接第一数字下变频器的输入端，第一数字下变频 器的输出端连接一 FPGA芯片，FPGA芯片的输出端接第一数字上变频器的输入端，第一数字 上变频器的输出端接第一数模转换器(DAC)的输入端，该第一数模转换器(DAC)的输出端 接下行功率放大器(PA)的输入端，下行功率放大器(PA)的输出端接第二双工器的输入端， 该第二双工器与重发天线连接；第二双工器的输出端与上行低噪声放大器(LNA)的输入端连接，该上行低噪声放 大器(LNA)的输出端与第二模数转换器(ADC)的输入端连接，该第二模数转换器(ADC)的输 出端接第二数字下变频器的输入端，第二数字下变频器的输出端连接一 FPGA芯片，FPGA芯 片的输出端接第二数字上变频器的输入端，第二数字上变频器的输出端接第二数模转换器 (DAC)的输入端，该第二数模转换器(DAC)的输出端接上行功率放大器(PA)的输入端，上行 功率放大器(PA)的输出端接第一双工器的输入端；所述的FPGA芯片中包括有一抗自激干扰模块。作为优选，所述的抗自激干扰模块包括用于将基带信号与空中自激干扰信号的逼 近信号相减，以获得消除了自激干扰的基带信号的自适应滤波器和用于将消除了自激干扰 的基带信号延时以作为参考信号输出的延时模块。与现有技术相比，本实用新型具有以下优点首先能够满足传统射频直放站的指标要求，其次还能使同频无线直放站系统能够有效地自适应消除反馈信号所产生的自激干 扰，减小对前、后向天线隔离度的需求，提高系统增益，增大直放站的覆盖范围。使用FPGA 芯片，多通道并行处理能力强，跟踪速度快，稳定性好。
图1为本实用新型实施例的结构示意图；图2为FPGA芯片中的抗自激干扰模块结构示意图。
具体实施方式
下面将结合附图及实施例对本实用新型作进一步的描述。参见图1，一种抗自激干扰的直放站，包括与施主天线连接的第一双工器，该第 一双工器的输出端与下行低噪声放大器(LNA)的输入端连接，该下行低噪声放大器(LNA) 的输出端与第一模数转换器(ADC)的输入端连接，该第一模数转换器(ADC)的输出端接第 一数字下变频器的输入端，第一数字下变频器的输出端连接一 FPGA芯片，FPGA芯片的输出 端接第一数字上变频器的输入端，第一数字上变频器的输出端接第一数模转换器(DAC)的 输入端，该第一数模转换器(DAC)的输出端接下行功率放大器(PA)的输入端，下行功率放 大器(PA)的输出端接第二双工器的输入端，该第二双工器与重发天线连接；第二双工器的输出端与上行低噪声放大器(LNA)的输入端连接，该上行低噪声放 大器(LNA)的输出端与第二模数转换器(ADC)的输入端连接，该第二模数转换器(ADC)的输 出端接第二数字下变频器的输入端，第二数字下变频器的输出端连接一 FPGA芯片，FPGA芯 片的输出端接第二数字上变频器的输入端，第二数字上变频器的输出端接第二数模转换器 (DAC)的输入端，该第二数模转换器(DAC)的输出端接上行功率放大器(PA)的输入端，上行 功率放大器(PA)的输出端接第一双工器的输入端；所述的FPGA芯片中包括有一抗自激干扰模块。参阅图2，所述FPGA芯片中的抗自激干扰模块包括用于将基带信号与空中自激干 扰信号的逼近信号相减，以获得消除了自激干扰的基带信号的自适应滤波器和用于将消除 了自激干扰的基带信号延时以作为参考信号输出的延时模块，其中自适应滤波器还和第一 /第二数字下变频器和第一 /第二数字上变频器连接；该模块用于消除所属链路信号的自 激励成分，该模块在内部通过对输出的消除了自激信号的基带信号进行反馈延迟获得参考 信号，通过自适应滤波算法，根据输入的基带级链路信号和参考信号进行自适应实时运算， 从而获得空中自激反馈信号的逼近信号，然后再从输入的基带级链路信号中减去这个逼近 信号，从而获得消除了自激反馈信号的基带信号，再对此基带信号进行上变频至射频信号 后，便完成了其抗自激过程；同时对此基带信号进行延迟后反馈作为上述参考信号。
权利要求1.一种抗自激干扰的直放站，其特征在于，包括与施主天线连接的第一双工器，该第 一双工器的输出端与下行低噪声放大器(LNA)的输入端连接，该下行低噪声放大器(LNA) 的输出端与第一模数转换器(ADC)的输入端连接，该第一模数转换器(ADC)的输出端接第 一数字下变频器的输入端，第一数字下变频器的输出端连接一 FPGA芯片，FPGA芯片的输出 端接第一数字上变频器的输入端，第一数字上变频器的输出端接第一数模转换器(DAC)的 输入端，该第一数模转换器(DAC)的输出端接下行功率放大器(PA)的输入端，下行功率放 大器(PA)的输出端接第二双工器的输入端，该第二双工器与重发天线连接；第二双工器的输出端与上行低噪声放大器(LNA)的输入端连接，该上行低噪声放大器 (LNA)的输出端与第二模数转换器(ADC)的输入端连接，该第二模数转换器(ADC)的输出 端接第二数字下变频器的输入端，第二数字下变频器的输出端连接一 FPGA芯片，FPGA芯 片的输出端接第二数字上变频器的输入端，第二数字上变频器的输出端接第二数模转换器 (DAC)的输入端，该第二数模转换器(DAC)的输出端接上行功率放大器(PA)的输入端，上行 功率放大器(PA)的输出端接第一双工器的输入端；所述的FPGA芯片中包括有一抗自激干扰模块。
2.根据权利要求1所述的一种抗自激干扰的直放站，其特征在于所述的抗自激干扰 模块包括用于将基带信号与空中自激干扰信号的逼近信号相减，以获得消除了自激干扰的 基带信号的自适应滤波器和用于将消除了自激干扰的基带信号延时以作为参考信号输出 的延时模块。
专利摘要本实用新型公开了一种抗自激干扰的直放站，包括依次连接的第一双工器输出端、下行低噪声放大器、第一模数转换器、第一数字下变频器、FPGA芯片、第一数字上变频器、第一数模转换器、下行功率放大器、第二双工器输入端，依次连接的第二双工器输出端、上行低噪声放大器、第二模数转换器、第二数字下变频器、FPGA芯片、第二数字上变频器、第二数模转换器、上行功率放大器、第一双工器输入端，其中，第一双工器与施主天线连接，第二双工器与重发天线连接；本实用新型能使同频无线直放站系统能够有效地自适应消除反馈信号所产生的自激干扰，减小对前、后向天线隔离度的需求，提高系统增益，增大直放站的覆盖范围。
文档编号H04B7/15GK201937585SQ20112000155
公开日2011年8月17日 申请日期2011年1月5日 优先权日2011年1月5日
发明者张波 申请人:成都福兰特电子技术有限公司