专利名称：基带片上系统芯片和对讲机的制作方法
技术领域：
基带片上系统芯片和对讲机
技术领域：
本发明涉及数字对讲机，尤其是涉及一种用于数字对讲机的基带片上系统芯片。背景技术：
对讲机广泛应用于公安、交通警察、保安等公共安全部门，应用于铁路货场调度、 港口、机场、轮船通信、单位内指挥调度等，还可以用于旅游、家用，社会意义显著。无线电对讲机在设计技术方面，可分为模拟通信技术的模拟对讲机以及采用数字技术进行设计的数字对讲机。模拟对讲机是将储存的信号调制到对讲机传输频率上，而数字对讲机则是将语音信息数字化，以数字编码形式传播，也就是对讲机传输频率上的全部调制均为数字。随着无线电通信技术的发展，人们对无线通信的质量有了更高的要求，但无线电频谱资源又日益缺乏。与模拟对讲机相比，数字对讲机提供更丰富的业务类型、更强大的鉴权方式、更灵活的加密方式以及更丰富和更开放的用户界面。虽然数字对讲机具有众多优点，但是目前数字对讲机集成化程度不高，仅有部分模块集成。难以达到小型化、轻巧化的要求。
发明内容基于此，有必要提供一种高度集成的基带片上系统芯片，使其可以方便地用于数字对讲机。一种基带片上系统芯片，包括中央处理器；通过先进高性能总线与所述中央处理器连接的存储单元、DMA控制器、中断控制器和多端口存储器控制器；接入先进外设总线的通用异步接收/发送模块、通用并行输入输出接口、视频接口和语音编码模块；以及与所述语音编码模块连接的音频数模转换/模数转换模块；所述先进外设总线通过先进外设总线桥与所述先进高性能总线连接。优选地，还包括接入所述先进外设总线的实时时钟。优选地，还包括接入所述先进外设总线的看门狗定时器。优选地，还包括接入所述先进外设总线的功率控制模块。优选地，还包括接入所述先进外设总线的信道编码模块。优选地，还包括接入所述先进外设总线的模拟信号调制解调模块和所述模拟信号调制解调模块连接的数模转换/模数转换模块。优选地，还包括与所述中央处理器连接的测试模块。一种对讲机，包括基带片上系统芯片、显示单元、键盘、麦克风和扬声器，所述基带片上系统芯片包括中央处理器；通过先进高性能总线与所述中央处理器连接的存储单元、DMA控制器、中断控制器和多端口存储器控制器；接入先进外设总线的通用异步接收/ 发送模块、通用并行输入输出接口、视频接口和语音编码模块；以及与所述语音编码模块连接的音频数模转换/模数转换模块；所述先进外设总线通过先进外设总线桥与所述先进高性能总线连接；所述显示单元与所述视频接口连接、所述键盘与通用并行输入输出接口连接、所述麦克风和扬声器均与音频数模转换/模数转换模块连接。优选地，还包括射频调制解调模块，所述基带片上系统芯片还包括接入所述先进外设总线的模拟信号调制解调模块和所述模拟信号调制解调模块连接的数模转换/模数转换模块，所述射频调制解调模块与所述数模转换/模数转换模块连接。优选地，还包括测试接口，所述基带片上系统芯片还包括测试模块，所述测试接口与所述测试模块连接。上述基带片上系统芯片整合了多数数字化的功能模块，具有很高的集成度，是基于整个基带的芯片。可符合数字对讲机小型化、轻巧化的需求。
图1为一实施例的基带片上系统芯片的模块图；图2为一实施例的对讲机的模块图。
具体实施方式如图1所示，为一实施例的基带片上系统(System On Chip, S0C)芯片。该芯片包括中央处理器100，优选地采用ARM946E-S ；通过先进高性能总线(Advanced High performance Bus, AHB)400与中央处理器 100连接的存储单元201、DMA控制器202、中断控制器203和多端口存储器控制器204 ；接入先进外设总线(Advanced Peripheral Bus, APB) 500的通用异步接收/发送模块(Universal Asynchronous Receiver/Transmitter, UART) 301、通用并行输入输出接口 (General Purpose Input/Output，GPIO) 302、视频接口 303、实时时钟 304、看门狗定时器305、功率控制模块306和语音编码模块307 ；与语音编码模块307连接的音频数模转换/模数转换模块308。先进外设总线500通过先进外设总线桥与先进高性能总线400连接。语音编码是 MPD-CELP (Multiple pulse distribution Code Excited Linear Prediction，多重脉冲散布代数码本激励线性预测)算法。它是一种混合语音编码算法，速率为41A/S，其质量已经达到4. 751ib/s AMR算法的水平。41ib/s MPD-CELP的帧长定为20ms，每帧分为两个子帧进行处理。编码后得到80比特。片内的存储单元201为静态随机存取存储器(Static Random Access Memory, SRAM)，如64KB的SRAM。SRAM可用作代码和数据的存储，SRAM支持8位16位和32位访问。 此外还可通过多端口存储器控制器204可连接片外闪存(FLASH)存储器系统。如集成了 8M 字节FLASH存储器系统，该存储器可用作代码和数据的存储，对FLASH存储器的编程可通过几种方法来实现，可通过串口进行在系统编程也可以在应用程序运行时进行，在应用编程这样为数据存储和现场固件升级都带来了极大的灵活性。中断控制器203为向量中断控制器(Vector Interrupt Controller，VIC)，接收所有的中断请求输入并将它们编程分配为3类FIQ、向量IRQ和非向量IRQ。可编程分配机制意味着不同外设的中断优先级可以动态分配和调整。
4[0028]管脚连接模块允许将微控制器的管脚配置为不同的功能配置寄存器控制连接管脚和片内外设的多路开关应当在激活外设以及使能任何相关的中断之前将外设连接到相应的管脚任何一个被使能的外设如果其没有映射到相关的管脚对它的激活将被认为是未定义的。通用异步接收/发送模块(UART) 301采用标准RS232九针接口，提供一个完全的调制解调器控制握手接口，也可以只使用发送和接收数据线做三线传输。没有连接到特定外设功能的管脚由通用并行输入输出接口(GPI0)302寄存器进行控制管脚可以动态配置为输入或输出。寄存器可以同时对任意数量的输出口进行置位清零、输出寄存器的值以及管脚的当前状态。视频接口303 采用 SPI Gerial Peripheral Interface，串行外设接口)，SPI 是一个全双工的串行接口。视频接口 303设计成可以处理在一个给定总线上有多个互连的主机和从机时，在一定数据传输过程中，接口上只能有一个主机和一个从机能够通信。在一次数据传输中，主机总是向从机发送一个字节数据而从机也总是向主机发送一个字节数据。实时时钟(Real Time Clock, RTC) 304提供一套寄存器用于测量系统上电和下电操作的时间。RTC在掉电模式下消耗的功率非常低这使其适合于由电池供电的CPU不连续工作(空闲模式)的系统。看门狗定时器305的用途是使微控制器在进入错误状态经过一段时间后复位。当看门狗定时器305处于工作状态时，如果没有在预设的时间内喂看门狗它将会产生一次系统复位。功率控制模块306对系统所有单元的功率消耗进行优化控制。支持两种节电模式空闲模式(IDL)和掉电(PD)模式。空闲模式下指令的执行被挂起直到发生复位或内部中断为止，使处理器、存储器系统和相关控制器以及内部总线不再消耗功率。掉电模式下 PLL(Phase Lock Loop，锁相环)关闭，芯片没有任何内部时钟，芯片管脚的逻辑电平保持静态，芯片的功耗降低到几乎为零。此外，外设的功率控制特性寄存器允许独立关闭应用中不需要的外设，这样进一步降低了功耗。功率控制模块306同时控制系统复位，保证中央处理器100执行指令同时模拟电路工作正常。功率控制模块306还负责控制PLL，由外部引入的晶振产生中央处理器100、AHB总线400和APB总线500的时钟。语音编码模块307负责将音频数模转换/模数转换模块308输出数据通过APB总线500提供给中央处理器100使用，同时负责将通过APB总线500产生的语音数据输出到音频数模转换/模数转换模块308。基本功能简单，包括16位并行接口、APB总线接口、长度待定的FIFO和中断生成逻辑四部份。进一步地，该基带片上系统芯片还包括接入先进外设总线500的信道编码模块 309和模拟信号调制解调模块310。数模转换/模数转换模块311与模拟信号调制解调模块310连接。模拟信号调制解调模块310可采用DAC1208系列，其包括与微处理器直接兼容的 12位数模转换。基本结构由12位输入缓存器、12位DAC寄存器、12位D/A转换电路以及转换控制电路组成，能和CPU数据总线直接相连，属于中速转换器，大约在Ius内将一个数字输入转换为模拟输出。采用双缓冲、单缓冲或直接数字输入，逻辑输入符合TTL电压电平规范，能独立操作，Ius电流稳定时间，低功耗设计，参考电压-10 +10V，+5 +15V单电源。[0038]而模数转换则由MAX180完成，MAX180为12路模拟输入逐次逼近型A/D转换器，其结构由12位逐次逼近模/数转换器、8通道多路选择、3位地址锁存等，最高IOOkHz采样， 辑输入符合TTL电压电平规范快速并行8/16位接口，Ilmw功耗。进一步的，该基带片上系统芯片还包括测试模块，如ETM9。如图2所示，为一实施例的对讲机的模块图。该对讲机包括基带片上系统芯片、显示单元、键盘、麦克风和扬声器。该基带片上系统芯片包括中央处理器100，优选地采用ARM946E-S ；通过先进高性能总线(AHB)400与中央处理器100连接的存储单元201、DMA控制器202、中断控制器203和多端口存储器控制器204 ；接入先进外设总线(APB) 500的通用异步接收/发送模块(UART) 301、通用并行输入输出接口(GPIO) 302、视频接口 303、实时时钟304、看门狗定时器305、功率控制模块306 和语音编码模块307 ；与语音编码模块307连接的音频数模转换/模数转换模块308 ；先进外设总线500 通过先进外设总线桥与先进高性能总线400连接。显示单元与视频接口 303连接、键盘与通用并行输入输出接口 302连接、麦克风和扬声器均与音频数模转换/模数转换模块308连接。进一步地，该对讲机还包括射频调制解调模块，基带片上系统芯片还包括接入先进外设总线500的模拟信号调制解调模块310和模拟信号调制解调模块310连接的数模转换/模数转换模块311，射频调制解调模块与数模转换/模数转换模块311连接。进一步地，该对讲机还包括测试接口，基带片上系统芯片还包括测试模块，测试接口与测试模块连接。测试接口采用JTAG(Joint Test Action Group)。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求1.一种基带片上系统芯片，其特征在于，包括中央处理器；通过先进高性能总线与所述中央处理器连接的存储单元、DMA控制器、中断控制器和多端口存储器控制器；接入先进外设总线的通用异步接收/发送模块、通用并行输入输出接口、视频接口和语音编码模块；以及与所述语音编码模块连接的音频数模转换/模数转换模块；所述先进外设总线通过先进外设总线桥与所述先进高性能总线连接。
2.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括接入所述先进外设总线的实时时钟。
3.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括接入所述先进外设总线的看门狗定时器。
4.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括接入所述先进外设总线的功率控制模块。
5.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括接入所述先进外设总线的信道编码模块。
6.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括接入所述先进外设总线的模拟信号调制解调模块和所述模拟信号调制解调模块连接的数模转换/模数转换模块。
7.根据权利要求1所述的基带片上系统芯片，其特征在于，还包括与所述中央处理器连接的测试模块。
8.一种对讲机，其特征在于，包括基带片上系统芯片、显示单元、键盘、麦克风和扬声器，所述基带片上系统芯片包括中央处理器；通过先进高性能总线与所述中央处理器连接的存储单元、DMA控制器、中断控制器和多端口存储器控制器；接入先进外设总线的通用异步接收/发送模块、通用并行输入输出接口、视频接口和语音编码模块；以及与所述语音编码模块连接的音频数模转换/模数转换模块；所述先进外设总线通过先进外设总线桥与所述先进高性能总线连接；所述显示单元与所述视频接口连接、所述键盘与通用并行输入输出接口连接、所述麦克风和扬声器均与音频数模转换/模数转换模块连接。
9.根据权利要求8所述的对讲机，其特征在于，还包括射频调制解调模块，所述基带片上系统芯片还包括接入所述先进外设总线的模拟信号调制解调模块和所述模拟信号调制解调模块连接的数模转换/模数转换模块，所述射频调制解调模块与所述数模转换/模数转换模块连接。
10.根据权利要求8所述的对讲机，其特征在于，还包括测试接口，所述基带片上系统芯片还包括测试模块，所述测试接口与所述测试模块连接。
专利摘要一种基带片上系统芯片，包括中央处理器；通过先进高性能总线与所述中央处理器连接的存储单元、DMA控制器、中断控制器和多端口存储器控制器；接入先进外设总线的通用异步接收/发送模块、通用并行输入输出接口、视频接口和语音编码模块；以及与所述语音编码模块连接的音频数模转换/模数转换模块；所述先进外设总线通过先进外设总线桥与所述先进高性能总线连接。此外还涉及一种使用上述芯片的对讲机。上述基带片上系统芯片整合了多数数字化的功能模块，具有很高的集成度，是基于整个基带的芯片。可符合数字对讲机小型化、轻巧化的需求。
文档编号H04B1/38GK201966900SQ20112000318
公开日2011年9月7日 申请日期2011年1月7日 优先权日2011年1月7日
发明者冯根强, 张伟, 权进国, 门洪达 申请人:深圳市天微电子有限公司