专利名称：以交错并部分叠置方式配置的多芯片感测系统的制作方法
技术领域：
本实用新型是有关于一种扫描器的感测元件，尤其是一种以交错并部份叠置方式配置的多芯片感测系统。
背景技术：
请参考图1及2，在数字影像处理中，影像扫描是应用一成列的感测芯片组1(请参考图1)进行。该成列的感测芯片组1由数个感测芯片10依序在横方向相邻所组成，其中各个感测芯片10包含数个排成一横列的感测元件20。目前在数字影像处理中，感测元件为 CCD (电荷耦合装置 charge coupled device)或 CMOS。当扫描一文件时，感测芯片组1以相对于该横列的纵方向行进。扫描文件会反射光线，该反射光会经一透镜组折射后为该感测芯片组1上的每个感测元件20接收，并感测该光线的光频，再通过该感测元件进行光电转换后转换成对应的电压信号，此电压信号原为模拟信号，此模拟信号再经模数转换器(A/D converter) 50转换成数字信号。此数字信号即代表该影像的灰阶(gray level) 0扫描时，该感测芯片组沿着纵方向行进以扫过一欲扫描的文件，在不同的时间中， 感测出一列列的影像信号。经处理后，将这些影像信号依据原扫描的时间序列再组合成一画面，此画面即为该扫描文件的影像。此为现有技术中所熟知的扫描原理。只是在现有技术中，如图1及图2所示，在一感测芯片10中的数个排成一横列的感测元件20，由于制造技术的缘故，在该感测芯片10边缘处并没有被任何的感测元件所覆盖，所以在扫描时，未覆盖到感测元件的区域的影像将无法被任何的感测元件所感应。另外，如图2所示，同一列中两相邻的感测芯片10的端边在组装时，也会有不完全密合的情况，所以会有微间隙产生，在扫描文件上，对应此微间隙处的影像也无法被扫描到，所以会使得该区块的影像有失真的情况发生。再者如图1所示各个感测芯片中的感测元件的感测信号是先以串行的方式经信号线21输入一感测芯片电路控制器22中，然后各个感测元件的信号经此芯片电路控制器 22以一信号传输线23以串行的方式依序传送。然后不同的感测芯片10的信号传输线30 再并联到一感测信号处理电路40，同一时段感测的所有信号必需依序由同一信号线传送， 所需要的传送时间较长。相对的也影响影像处理的时间，使得形成一画面的时间较长。上列现有技术中扫描器的缺失，一方面影响影像的品质，也造成使用者的不便，所以有必要提出一种崭新的方法以得到更逼真的影像并加快影像处理的速度。
实用新型内容本实用新型的目的为提出一种以交错并部份叠置方式配置的多芯片感测系统，其中应用相邻的感测芯片的重叠，使得整个扫描文件均可以被扫描到，不会有失真的情况，再者，各个芯片的信号一并行的方式输入模/数转换器中所以可以加快影像处理的速度，此为现有技术影像扫描器所无法达成的。
4[0009]为达到上述目的，本实用新型中提出一种以交错并部份叠置方式配置的多芯片感测系统，包含一多芯片感测装置，多芯片感测装置包括多个感测芯片，这些感测芯片以横方向前后交错的方式排列；其中任一个感测芯片，各自具有多个感测元件与对应的感测芯片信号处理电路；其中该感测元件选自CCD或CMOS ；其中相邻的感测芯片其边端相重叠，所以相对的，相邻的感测芯片的部份感测元件从纵向视的呈相重叠的状态，在扫描时，在对应这些重叠的感测元件处的区域将会被重复扫描，而为不同列的感测元件重复记录。每一感测芯片中所有的感测元件所感测到的信号先送入该感测芯片的信号处理电路，此感测芯片信号处理电路有一对应的信号输出线，每一感测芯片中各个感测元件的信号以串行的方式通过此对应的信号输出线输出。本实用新型的系统由该多芯片感测装置，以及一模/数转换器，一个影像信号重整器，一第一记忆体区块，一第二记忆体区块，一记忆体读写地址控制器，以及一影像合成处理器组成。其中该模/数转换器连接来自该感测芯片的信号输出线，且接收来自该信号输出线的模拟信号，并将输入的模拟信号转换成数字信号；由多芯片感测装置所得到以模拟信号表示的影像信号，在经过模/数转换器转换为以数字信号表示的影像信号；该记忆体读写地址控制器用于控制各个扫描信号的在不同记忆体的写入地址及对应于影像阵列的实际位置；经该模/数转换器所传送出的数字信号会通过该记忆体读写地址控制器的处理而存进该第一记忆体区块中，并由该记忆体读写地址控制器记录写入该第一记忆体区块中各个数值所对应于该扫描影像的坐标；该影像信号重整器包含一运算逻辑器，是将储存在该第一记忆体区块中的扫描数值，读入该影像信号重整器中；当扫描影像中同一个部分被相邻的两个感测芯片的感测元件扫描到时，在影像信号重整器中，借助运算逻辑器，将重叠的部份依据预设的逻辑将重复的感测值运算成单一的感测值，再将运算后所得的影像信号储存在第二记忆体区块之中，以作为该区域之影像的扫描像素值；当同一列的像素均经该运算逻辑器处理后，该记忆体读写地址控制器记录写入该第二记忆体区块中的各个数值所对应于该扫描影像的坐标；在第二记忆体区块中即得到该列所有对应像素的灰阶值；以及该影像合成处理器将来自该第二记忆体区块中一列列经重整的扫描影像之对应的像素值，由一维的数据整合成二维的影像并输出成一画面，此画面即为该扫描文件的扫描影像。该影像信号重整器、该记忆体读写地址控制器，以及该影像合成处理器为硬体元件或通过处理器达成其功能的软体元件。该运算逻辑器的运算逻辑为多数值中取其中之一，或相加后平均的运算逻辑器。本实用新型的有益技术效果在于本实用新型借助应用相邻的感测芯片的重叠， 使得整个扫描文件均可以被扫描到，不会有失真的情况，再者，各个芯片的信号以并行的方式输入模/数转换器中所以可以加快影像处理的速度，此为现有技术影像扫描器所无法达成的。由下文的说明可更进一步了解本实用新型的特征及其优点，阅读时并请参考附图。
图1为示意图显示一现有的感测芯片的结构。
5[0017]图2为示意图显示现有的感测芯片组的结构。[0018]图3为示意图显示本实用新型中的多芯片感测装置的结构[0019]图4为示意图显示本实用新型的扫描器内部的电路方块图[0020]主要元件符号说明[0021]1 感测芯片组10感测芯片[0022]20感测元件21信号线[0023]22信号处理电路23信号输出线[0024]30信号传输线40感测信号处理电路[0025]50模数转换器[0026]100多芯片感测装置220模/数转换器[0027]230影像信号重整器235运算逻辑器[0028]240第一记忆体区块245第二记忆体区块[0029]250记忆体读写地址控制器260影像合成处理器。
具体实施方式
兹谨就本实用新型的结构组成，及所能产生的功效与优点，配合附图，举本实用新型的一较佳实施例详细说明如下。请参考图1-图3，其中显示本实用新型的以交错并部份叠置方式配置的多芯片感测系统，图1为显示一现有的感测芯片的结构的示意图；图2为显示现有的感测芯片组的结构示意图；图3为示意图显示本实用新型中的多芯片感测装置的结构。其中本实用新型的结构说明如下。一多芯片感测装置100包括有多个感测芯片10。在本实施例中，这些感测芯片以横方向前后交错的方式排列。请参考图1，任一个感测芯片10，各自具有多个感测元件20与对应的感测芯片信号处理电路22。每一感测芯片10中所有的感测元件20所感测到的信号先送入该感测芯片的信号处理电路22，此感测芯片信号处理电路22有一对应的信号输出线23。每一感测芯片10中各个感测元件20的信号以串行的方式通过一此对应的信号输出线输出23。请参考图三，可看出当有η个感测芯片时，则有η个信号输出线，这些信号输出线以并行的方式连接到下一级的电路中。必需说明本实用新型中的感测元件为CCD或CMOS。此均为现有技术中所惯用该感测元件，所以其细部结构不在此赘述。在本实用新型中，如图3所示，相邻的感测芯片10其边端相重叠，所以相对的，相邻的感测芯片10的感测元件20从纵向(扫描时的行进方向)视之呈相重叠的状态，所以在扫描时，在对应这些重叠的感测元件20处的区域将会被重复扫描，而为不同列的感测元件20重复记录。所以再往后的影像处理中，必需将这些重复记录的影像进行处理。当感测芯片移动时，将接收到来自对应的感测区的光，经光电转换效应转换成电子信号，以传送出去。每一感测元件对应到一画面中的一像素。本实用新型中的主要设计是相邻的感测芯片在行进方向处具有重叠的部份。所以相对的所对应的感测区具重叠的部份。在一次扫描后，在感测元件重叠区域的影像会同时被此两相邻的感测芯片的感测元件所感测到。[0036]请参照图4，其显示根据本实用新型的扫描器内部电路方块图。在本实施例中，包括了一个多芯片感测装置100，一个模/数转换器220，一个影像信号重整器230，一第一记忆体区块对0，一第二记忆体区块对5，一记忆体读写地址控制器250，以及一影像合成处理器 260。必需说明上述的影像信号重整器230，记忆体读写地址控制器250，以及影像合成处理器260可以是硬体的元件也可以是软体的元件。当其为软体元件时，其通过一处理器 (图中没有显示)达成其功能。其中该模/数转换器220连接该多芯片感测装置100，该第一记忆体区块M0， 以及该记忆体读写地址控制器250 ；该记忆体读写地址控制器250连接该个模/数转换器 220，该影像信号重整器230，该第一记忆体区块M0，该第二记忆体区块M5，以及该影像合成处理器沈0 ；该影像信号重整器230连接该第一记忆体区块对0，该第二记忆体区块对5， 以及该记忆体读写地址控制器250 ；该第二记忆体区块245连接该影像信号重整器230，该记忆体读写地址控制器250，以及该影像合成处理器沈0。该模/数转换器220连接来自该感测芯片的信号输出线，且接收来自该信号输出线的模拟信号，并用于将输入的模拟信号转换成数字信号。由多芯片感测装置210所得到以模拟信号表示的影像信号，在经过模/数转换器220转换为以数字信号表示的影像信号。该记忆体读写地址控制器250用于控制各个扫描信号的在不同记忆体的写入地址及对应于影像阵列的实际位置。经该模/数转换器220所传送出的数字信号会通过该记忆体读写地址控制器250 的处理而存进第一记忆体区块MO中，并由该记忆体读写地址控制器250记录写入该第一记忆体区块MO中各个数值所对应于该扫描影像的坐标。该影像信号重整器230包含一运算逻辑器235，是将储存在该第一记忆体区块240 中的扫描数值，读入该影像信号重整器230中。当扫描影像中同一部分被相邻的两个感测芯片的感测元件扫描到时，在影像信号重整器230中，该运算逻辑器235将重叠的部份的多个感测值，依据预设的逻辑将重复的感测值运算成单一的感测值，再将运算后所得的影像信号储存在第二记忆体区块245之中，以作为该区域的影像的扫描像素值。当同一列的像素均经该运算逻辑器235处理后，该记忆体读写地址控制器250记录写入该第二记忆体区块245中的各个数值所对应于该扫描影像的坐标。在第二记忆体区块245中即得到该列所有对应像素的灰阶值。因为重叠的部份会被相邻的两个感测芯片的感测元件重复记录，所以其值重复。 因此该运算逻辑器235为依据既定的运算逻辑决定此一像素所对应的扫描像素值，其方式有多种，如取其中之一，或相加后平均等方式。影像合成处理器260的作用在于将来自该第二记忆体区块245中一列列经重整的扫描影像的对应的像素值，由一维的数据整合成二维的影像并输出，此画面即为该扫描文件的扫描影像。本实用新型的优点为应用相邻的感测芯片的重叠，使得整个扫描文件均可以被扫描到，不会有失真的情况，再者，各个芯片的信号以并行的方式输入到模/数转换器中所以可以加快影像处理的速度，此为现有技术影像扫描器所无法达成的。[0046]综上所述，本实用新型人性化的体贴设计，相当符合实际需求。其具体改进现有缺失，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。上列详细说明是针对本实用新型的一可行实施例的具体说明，只是该实施例并非用以限制本实用新型的专利范围，凡未脱离本实用新型技艺精神所为之的等效实施或变更，均应包含于本实用新型的专利范围中。
权利要求1.一种以交错并部份叠置方式配置的多芯片感测系统，包含一个多芯片感测装置，其特征在于，该多芯片感测装置包括多个感测芯片，这些感测芯片以横方向前后交错的方式排列；其中任一个感测芯片， 各自具有多个感测元件及对应的感测芯片信号处理电路；其中该感测元件选自CCD或 CMOS ；其中相邻的感测芯片其边端相重叠，相邻的感测芯片的部份感测元件从纵向视之呈相重叠的状态，在扫描时，对应这些重叠的感测元件处的区域被重复扫描而为不同列的感测元件重复记录。
2.根据权利要求1的多芯片感测系统，其特征在于，每一感测芯片中所有的感测元件所感测到的信号先送入该感测芯片的信号处理电路，此感测芯片信号处理电路有对应的信号输出线，每一感测芯片中各个感测元件的信号以串行的方式通过此对应的信号输出线输出；这些信号输出线以并行的方式连接到下一级的电路中。
3.根据权利要求1的多芯片感测系统，其特征在于，尚包含一个模/数转换器，一个影像信号重整器，一个第一记忆体区块，一个第二记忆体区块，一个记忆体读写地址控制器，以及一个影像合成处理器；其中该模/数转换器连接该多芯片感测装置、该第一记忆体区块，以及该记忆体读写地址控制器；该记忆体读写地址控制器连接各个模/数转换器、该影像信号重整器、该第一记忆体区块、该第二记忆体区块，以及该影像合成处理器；该影像信号重整器连接该第一记忆体区块、该第二记忆体区块，以及该记忆体读写地址控制器；该第二记忆体区块连接该影像信号重整器、该记忆体读写地址控制器，以及该影像合成处理器；该影像合成处理器连接该记忆体读写地址控制器，以及该第二记忆体区块；该模/数转换器连接来自该感测芯片的信号输出线，且接收来自该信号输出线的模拟信号，并将输入的模拟信号转换成数字信号；由多芯片感测装置所得到的以模拟信号表示的影像信号通过模/数转换器转换为以数字信号表示的影像信号；该记忆体读写地址控制器控制各个扫描信号在不同记忆体的写入地址及对应于影像阵列的实际位置；经该模/数转换器所传送出的数字信号通过该记忆体读写地址控制器的处理而存进该第一记忆体区块中，并由该记忆体读写地址控制器记录写入该第一记忆体区块中各个数值所对应于该扫描影像的坐标；该影像信号重整器包含一个运算逻辑器，将储存在该第一记忆体区块中的扫描数值读入到该影像信号重整器中；当扫描影像中同一个部分被相邻的两个感测芯片的感测元件扫描到时，该影像信号重整器借助运算逻辑器，将重叠的部份依据预设的逻辑将重复的感测值运算成单一的感测值，再将运算后所得的影像信号储存在第二记忆体区块之中作为该区域的影像的扫描像素值；当同一列的像素均经该运算逻辑器处理后，该记忆体读写地址控制器记录写入该第二记忆体区块中的各个数值所对应于该扫描影像的坐标；在第二记忆体区块中即得到该列所有对应像素的灰阶值；以及该影像合成处理器将来自该第二记忆体区块中一列列经重整的扫描影像的对应的像素值，由一维的数据整合成二维的影像并输出成一画面，此画面即为该扫描文件的扫描影像。
4.根据权利要求3的多芯片感测系统，其特征在于，该影像信号重整器、该记忆体读写地址控制器，以及该影像合成处理器为硬体元件。
5.根据权利要求3的多芯片感测系统，其特征在于，该影像信号重整器、该记忆体读写地址控制器，以及该影像合成处理器为通过处理器达成其功能的软体元件。
6.根据权利要求1的多芯片感测系统，其特征在于，该运算逻辑器的运算逻辑为多数值中取其中之一或相加后平均的运算逻辑器。
专利摘要一种以交错并部分叠置方式配置的多芯片感测系统，包含多个感测芯片构成的多芯片感测装置，各感测芯片以横方向前后交错的方式排列；其中任一个感测芯片，各自具有多个感测元件与对应的感测芯片信号处理电路其中相邻的感测芯片其边端相重叠，相邻的感测芯片的部分感测元件从纵向视之呈相重叠的状态，在扫描时，在对应这些重叠的感测元件处的区域将会被重复扫描，而为不同列的感测元件重复记录。借助应用相邻的感测芯片的重叠，使得整个扫描文件均可以被扫描到，不会有失真的情况。
文档编号H04N1/21GK202014315SQ201120107669
公开日2011年10月19日 申请日期2011年4月13日 优先权日2011年4月13日
发明者林琦斌, 洪文兴, 王士毓, 萧丰格 申请人:微像科技股份有限公司