专利名称：用于无线电接收机芯片的调台和存台装置的制作方法
技术领域：
本实用新型涉及微电子领域，尤其涉及一种用于无线电接收机芯片的调台和存台
直O
背景技术：
收音机是人民群众生活中广泛使用的电子产品。为了实现收音机的功能，收音机一般由信号处理部分、控制部分和显示部分等三部分组成。其中，信号处理部分完成对射频信号的接收、放大、解调以及对音频信号的处理；控制部分通常完成调整电台和调整音量等操作；显示部分用于显示当前的电台、音量以及接收信号的质量等信息。如图1所示，为现有技术中超外差收音机的结构框图，在现有技术中，超外差收音机可以包括天线11、镜频抑制滤波器12、低噪声放大器13、混频器14、本地振荡器15、选频滤波器16、FM/AM解调器17、音频处理器18和扬声器19。从天线11接收过来的信号首先经过镜频抑制滤波器12，将干扰信号滤除，然后送入低噪声放大器13中，把微弱的射频信号进行放大。放大后的信号与本地振荡器15产生的本振信号在混频器14中进行混频，转换成频率较低的中频信号，然后送入选频滤波器16中，将本台的信号选择出来，将邻台及其他干扰信号抑制掉，接下来进入FM/AM解调器17，完成对FM或者AM信号的解调，解调之后的信号就是音频信号，经过音频处理器18的音频功放处理之后送往扬声器19。在调台时，本地振荡器15产生的本地振荡信号的频率会发生变化，这样不同电台的射频信号就会被转化成一定频率范围内的中频信号。传统收音机通常采用PVC的方法进行调台，如图2 所示，为现有技术中图1所示结构框图中本地振荡器的结构示意图，本地振荡器15包括PVC 电容151、电感152和振荡电路153，PVC电容151和电感152形成并联LC回路，配合振荡电路153，形成一个LC振荡器，LC振荡器的振荡频率F为F = -1 -
2*π*^L-C该LC振荡器产生的信号即本地振荡信号，用户在调台时，实际上是调整PVC电容的值，进而改变本地振荡器15的振荡频率，从而达到调整电台的目的。如图3所示，为现有技术中图1所示结构框图中镜频抑制滤波器的结构示意图，镜频抑制滤波器12也是一个LC 回路，其中心频率与本地振荡器15的中心频率相差一个中频。超外差收音机的缺点有两个第一个缺点是采用PVC电容，成本较高；如图2和图 3所示，为了同时完成镜频抑制和调台的功能，FM/AM接收机必须同时使用两个PVC电容，即双联结构，其中一个PVC电容用于调整本地振荡器15的频率，另外一个用于调整镜频抑制滤波器12的中心频率，为了满足性能上的需求，这两个PVC电容都是不可缺少的，如果要同时支持AM接收和FM接收，就必须使用四联的结构；使用多个PVC电容必然造成料单(Bill of Material,以下简称Β0Μ)成本的上升，而且PVC电容体积太大，导致占用的PCB板的空间太多，一方面增加BOM成本，另一方面也不利于产品的小型化。第二个缺点是无法在断电之后稳定地保存住电台；传统收音机在关机之后，只要PVC电容的值不变，电台即可保存下来。但是一旦在关机期间用户无意间碰到PVC电容，导致其值发生了变化，则再次开机之后，所接收到的电台就会和关机之前有所不同。针对第一个缺点，采用修改接收机的架构和采用电位器调台的方法来解决。如图4所示，为现有技术中低中频收音机的结构示意图，可以包括天线11、低噪声放大器41、频率综合器42、正交混频器43、模数转换器44、数字信号处理器(digital signal processor,以下简称DSP) 45、数模转换器46、音频功率放大器47、音频播放器48、电位器 49、电台信息生成模块410，其中，低噪声放大器41、频率综合器42、正交混频器43、模数转换器44、DSP 45、数模转换器46、音频功率放大器47、电台信息生成模块410可以集成在一个芯片上。该低中频收音机的工作原理如下由天线11接收下来的信号，经过低噪声放大器41的放大之后，分成I、Q两路信号，I、Q两路信号分别与频率综合器42产生的正交本地振荡信号在正交混频器43中进行混频，混频之后的I、Q两路信号分别经过模数转换器44 进行量化，量化后的I、Q两路信号进入到DSP 45中进行镜频抑制、选频滤波、FM/AM解调和解调之后的音频处理，处理后的两路数字音频信号再经过数模转换器46转换成模拟音频信号，模拟音频信号通过音频功率放大器47的驱动，在音频播放器48中发出声音。图4所示低中频收音机与图1所示传统的超外差收音机相比，不需要在混频之前进行镜频抑制， 其镜频抑制的功能在DSP中实现，可以节省射频前端镜频抑制所需要的PVC电容器。在图 4所示结构示意图中，由频率综合器42来生成本地振荡信号，如图5所示，为现有技术中图 4所示结构示意图中频率综合器的结构示意图，频率综合器42可以包括鉴频鉴相器51、环路滤波器52、压控振荡器53、分频器54、分频比控制器55和正交信号发生器56，鉴频鉴相器51、环路滤波器52、压控振荡器53和分频器M实际上组成一个锁相环路，输入分频比控制器阳的是电台信息，电台信息指的是电台的频率，分频比控制器阳将电台信息转化为分频比，锁相环路最终稳定之后，参考频率Fm和反馈频率Fdiv是相等的，即= Fdiv0这样频率综合器42产生的本地振荡信号的频率为FrefXW,其中，W为分频比，由此可以看出，频率综合器42产生的本地振荡信号的频率不再与PVC电容的值有关，只与参考频率和电台信息有关系，这样，与传统的超外差收音机相比，该方案可以节省另外一个PVC电容器。另外， 在图4所示结构示意图中，还采用了电位器49作为调台器件，电位器49对电源电压Vdd进行分压，电台信息生成模块410将电位器49输出的电压值转化成电台信息，送往频率综合器42，电台信息生成模块410可以通过模数转换器和电台映射单元实现，其中，模数转换器 44将电位器49输出的电压值转化为数字信号，电台映射单元再将该数字信号映射为电台信息。电位器49与PVC电容的相似之处是都可以通过旋转的方式来调整电台，可以很好地与使用PVC电容的收音机模具兼容，也符合PVC客户的使用习惯。图4所示结构示意图使用电位器49作为调台器件，但是，一般成本低的电位器使用寿命较短，一旦电位器在使用过程中发生磨损，导致电阻值发生变化，就会出现调台不准确的现象，当然，可以使用长寿命的电位器来解决这个问题，但是这样又会增加成本，与降低成本的初衷相背离，所以也并没有完全解决PVC电容成本高的问题。此外，使用电位器49 作为调台器件并没有解决断电之后稳定的保存电台的问题。
实用新型内容本实用新型提供一种用于无线电接收机芯片的调台和存台装置，用以实现在中低频接收机中，降低BOM成本，在断电之后稳定地保存电台。本实用新型提供一种用于无线电接收机芯片的调台和存台装置，所述无线电接收机芯片包括频率综合器，用于根据当前电台信息和参考频率信号，生成正交的第一本地振荡信号和第二本地振荡信号；正交混频器，用于将接收的模拟射频信号分别与所述第一本地振荡信号和所述第二本地振荡信号进行混频，生成模拟低中频信号；模数转换器，用于将所述模拟低中频信号转化为数字低中频信号；数字信号处理器，用于对所述数字低中频信号进行处理，得到数字音频信号；和数模转换器，用于将所述数字音频信号转化为模拟音频信号；所述装置包括逻辑编码器、逻辑编码器状态机、非易失性存储器和通信接口主控单元，其中，所述逻辑编码器用于在外力的驱使下旋转，输出逻辑电信号；所述逻辑编码器状态机用于当所述逻辑编码器旋转时，根据历史电台信息和所述逻辑电信号，生成所述当前电台信息和主控写指令，将所述当前电台信息发送给所述频率综合器，将所述当前电台信息和所述主控写指令发送给所述通信接口主控单元，并将所述当前电台信息作为所述历史电台信息；所述通信接口主控单元用于根据所述主控写指令，将所述当前电台信息作为所述历史电台信息保存到所述非易失性存储器中，当所述无线电接收机芯片上电时，读取存储在所述非易失性存储器中的所述历史电台信息发送给所述逻辑编码器状态机；所述逻辑编码器状态机还用于当所述无线电接收机芯片上电时，将所述通信接口主控单元发送的所述历史电台信息作为所述当前电台信息发送给所述频率综合器。本实用新型采用频率综合器生成本地振荡信号，而且镜频抑制功能在DSP中实现，不需要在混频之前进行镜频抑制，因此可以节省两个PVC电容器，降低了 BOM成本。另外，在本实施例中，当逻辑编码器旋转时，逻辑编码器生成逻辑电信号，逻辑编码器状态机根据逻辑电信号和历史电台信息，生成当前电台信息，频率综合器根据当前电台信息和参考频率信号，改变本地振荡信号的频率，从而完成了调整电台的功能。此外，逻辑编码器状态机生成当前电台信息后，接口主控单元将当前电台信息保存到非易失性存储器里，使得非易失性存储器中存储的永远是最新的电台信息，当无线电接收机芯片上电时，通信接口主控单元再将存储在非易失性存储器中的电台信息发送给逻辑编码器状态机，逻辑编码器状态机将该电台信息作为当前电台信息发送给频率综合器，频率综合器再根据当前电台信息生成本地振荡信号，在无线电接收机芯片断电之后，即使逻辑编码器的状态发生了变化， 非易失性存储器中保存的电台信息也不会变，无线电接收机芯片再次上电之后，仍然能够使得无线电接收机芯片仍能恢复到断电之前的电台，从而实现了存台的功能。
图1为现有技术中超外差收音机的结构框图；图2为现有技术中图1所示结构框图中本地振荡器的结构示意图；图3为现有技术中图1所示结构框图中镜频抑制滤波器的结构示意图；[0025]图4为现有技术中低中频收音机的结构示意图；图5为现有技术中图4所示结构示意图中频率综合器的结构示意图；图6为本实用新型用于无线电接收机芯片的调台和存台装置实施例的结构示意图；图7A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的一种波形示意图；图7B为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的一种波形示意图；图8A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的另一种波形示意图；图8B为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的另一种波形示意图；图9A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的再一种波形示意图；图9B为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的再一种波形示意图；图IOA为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的又一种波形示意图；图IOB为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的又一种波形示意图；图IlA为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转第一步和第二步时输出的一种波形示意图；图IlB为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转第一步和第二步时输出的一种波形示意图；图12A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转第一步和第二步时输出的另一种半脉冲波形示意图；图12B为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转第一步和第二步时输出的另一种半脉冲波形示意图；图13A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的再一种半脉冲波形示意图；图1 为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的再一种半脉冲波形示意图；图14A为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的又一种半脉冲波形示意图；图14B为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的又一种半脉冲波形示意图。
具体实施方式
下面结合说明书附图和具体实施方式
对本实用新型作进一步的描述。[0045]如图6所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例的结构示意图，本实施例所采用的无线电接收机芯片的结构仍然是低中频的结构，该无线电接收机芯片可以包括频率综合器42、正交混频器43、模数转换器44、DSP 45和数模转换器46， 正交混频器43与频率综合器42连接，模数转换器44与正交混频器43连接，DSP 45与模数转换器44连接，数模转换器46与DSP 45连接。其中，频率综合器42用于根据当前电台信息和参考频率信号，生成正交的第一本地振荡信号和第二本地振荡信号；正交混频器43用于将接收的模拟射频信号分别与第一本地振荡信号和第二本地振荡信号进行混频，生成模拟低中频信号，该模拟低中频信号包括I路和Q路；模数转换器44用于将模拟低中频信号转化为数字低中频信号；DSP 45用于对数字低中频信号进行处理，得到数字音频信号；数模转换器46用于将数字音频信号转化为模拟音频信号。在DSP 45中主要进行的是镜频抑制、选频滤波、FM或AM解调和解调之后的音频处理。再参见图6，该调台和存台装置可以包括逻辑编码器61、逻辑编码器状态机62、通信接口主控单元63和非易失性存储器64，逻辑编码器61与逻辑编码器状态机62连接，逻辑编码器状态机62分别与频率综合器42和通信接口主控单元63连接，通信接口主控单元 63与非易失性存储器64连接。逻辑编码器61具有两个输出引脚引脚A和引脚B。非易失性存储器64包括但不限于EEPROM、FLASH存储器等。在本实施例中，逻辑编码器状态机62集成在无线电接收机芯片中。通信接口主控单元63集成在无线电接收机芯片中。非易失性存储器64与无线电接收机芯片分离。通信接口主控单元63为串行接口主控单元。可选地，逻辑编码器状态机62可以与无线电接收机芯片分离。通信接口主控单元 63可以与无线电接收机芯片分离。非易失性存储器64可以集成在无线电接收机芯片中。 通信接口主控单元为并行接口主控单元。其中，逻辑编码器61用于当在外力的驱使下旋转，输出逻辑电信号；逻辑编码器状态机62用于当逻辑编码器61旋转时，根据历史电台信息和逻辑电信号，生成当前电台信息和主控写指令，将当前电台信息发送给频率综合器42，将当前电台信息和主控写指令发送给通信接口主控单元63，并将当前电台信息作为历史电台信息；通信接口主控单元63用于根据主控写指令，将当前电台信息作为历史电台信息保存到非易失性存储器64中，当无线电接收机芯片上电时，读取存储在非易失性存储器64中的历史电台信息并发送给逻辑编码器状态机62。逻辑编码器状态机62还用于当无线电接收机芯片上电时，将通信接口主控单元63发送的历史电台信息作为当前电台信息发送给频率综合器42。本实施例的工作过程如下当逻辑编码器61在外力的驱使下旋转时，逻辑编码器 61输出逻辑电信号，然后逻辑编码器状态机62根据历史电台信息和逻辑电信号，生成当前电台信息和主控写指令，将当前电台信息发送给频率综合器42，频率综合器42根据该当前电台信息生成本地振荡信号，同时，逻辑编码器状态机62将当前电台信息和主控写指令发送给通信接口主控单元63，并将当前电台信息作为历史电台信息，通信接口主控单元63根据主控写指令，将当前电台信息作为历史电台信息保存到非易失性存储器64中。当无线电接收机芯片上电时，通信接口主控单元63读取存储在非易失性存储器64中的历史电台信息并发送给逻辑编码器状态机62，然后逻辑编码器状态机62将通信接口主控单元63发送
7的历史电台信息作为当前电台信息发送给频率综合器42，频率综合器42再根据该当前电台信息生成本地振荡信号，频率综合器42根据当前电台信息和参考频率信号，生成正交的第一本地振荡信号和第二本地振荡信号，正交混频器43将接收的模拟射频信号分别与第一本地振荡信号和第二本地振荡信号进行混频，生成模拟低中频信号，模数转换器44将模拟低中频信号转化为数字低中频信号，DSP 45对数字低中频信号进行处理，得到数字音频信号，数模转换器46将数字音频信号转化为模拟音频信号。逻辑编码器61输出的逻辑电信号是变化的逻辑电平，根据其种类的不同和电路接法的不同，逻辑编码器61的输出有很多种形式。如图7A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的一种波形示意图， 如图7B所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的一种波形示意图，正常情况下，逻辑编码器61的输出为高电平，当逻辑编码器61顺时针方向旋转时，引脚B会先接地，随后引脚A接地，继续向前旋转，引脚B 先与地分离，然后引脚A与地分离，这样就会产生如图7A所示的波形。反之，当逻辑编码器 61逆时针方向旋转时，引脚A会先接地，随后引脚B会接地，继续向前旋转，引脚A先与地分离，随后引脚B与地分离，这样就会产生如图7B所示的波形。不失一般性，在应用时，逻辑编码器状态机62可以将图7A所示波形作为频道增加的指令，根据该频道增加的指令和历史电台信息，在旋转逻辑编码器61前所收听的频道的基础上增加一个频道；将图7B所示波形作为频道降低的指令，根据该频道降低的指令和历史电台信息，在旋转逻辑编码器61前所收听的频道的基础上降低一个频道。下面将介绍逻辑编码器状态机62如何识别图7A和图7B所示波形。再参见图7A 所示波形，逻辑编码器状态机62根据引脚A和引脚B输出的逻辑电平，监测到引脚A和引脚 B输出的逻辑电平按照如下状态变化时S1(A = 1，B = 0) — S2(A = 0，B = 0) — S3(A = 0,B= 1) —S4(A= 1,B= 1)，逻辑编码器状态机62将图7A所示波形作为频道增加的指令。再参见图7B所示波形，逻辑编码器状态机62监测到引脚A和引脚B输出的逻辑电平按照如下状态变化时S3(A = 0，B = 1) — S2(A = 0，B = 0) — S1(A = 1，B = 0) — S4(A =LB= 1)，逻辑编码器状态机62将图7A所示波形作为频道降低的指令。逻辑编码器状态机62将除图7A和图7B所示波形外的其他波形视为无效波形，既不增加频道，也不降低频道。本实施例所采用的逻辑编码器的输出波形只是众多逻辑编码器中的一种，根据逻辑编码器的结构和外围电路的不同，可以有很多种其他的输出波形。如图8A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的另一种波形示意图，如图8B所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的另一种波形示意图，当逻辑编码器61分别输出图8A和图8B所示波形时，逻辑编码器状态机62将图8A所示波形作为频道增加的指令， 将图8B所示波形作为频道降低的指令。如图9A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的再一种波形示意图，如图9B 所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的再一种波形示意图，当逻辑编码器61分别输出图9A和图9B所示波形时，逻辑编码器状态机62将图9A所示波形作为频道增加的指令，将图9B所示波形作为频道降低的指令。如图IOA所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的又一种波形示意图，如图IOB所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的又一种波形示意图，当逻辑编码器61分别输出图IOA和图IOB所示波形时，逻辑编码器状态机62将图 IOA所示波形作为频道增加的指令，将图IOB所示波形作为频道降低的指令。图7A、7B_图10AU0B所使用的逻辑编码器是全脉冲编码器，即，逻辑编码器旋转一步产生一个完整的脉冲信号，此外，还有一种半脉冲编码器，即，旋转一步产生一个高低电平的变化，旋转第二步产生一个电平的反向变化，共旋转两步产生一个完整的脉冲信号。 逻辑编码器状态机62可以根据逻辑编码器旋转两步后产生的完整的脉冲信号判断逻辑编码器的旋转方向。如图IlA所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转第一步和第二步时输出的一种波形示意图，如图IlB所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转第一步和第二步时输出的一种波形示意图。参见图IlA所示波形，当逻辑编码器状态机 62根据引脚A和引脚B输出的逻辑电平，监测到引脚A和引脚B输出的逻辑电平按照如下状态变化时:S1(A = 1，B = 0) — S2(A = 0，B = 0) — S2(A = 0，B = 0) — S3(A = 0，B =1) — S4(A= 1,B= 1)，逻辑编码器状态机62将图IlA所示波形作为频道增加的指令。 参见图IlB所示波形，逻辑编码器状态机62监测到引脚A和引脚B输出的逻辑电平按照如下状态变化时S3(A = 0，B = 1) — S2(A = 0，B = 0) — S2(A = 0，B = 0) — S1(A = 1， B = O) —S4(A= 1，B= 1)，逻辑编码器状态机62将图7A所示波形作为频道降低的指令。 逻辑编码器状态机62将除图IlA和图IlB所示波形外的其他波形视为无效波形，既不增加频道，也不降低频道。可选地，逻辑编码器状态机62也可以根据逻辑编码器旋转第一步后产生的波形判断逻辑编码器的旋转方向，进而确定频道增加或降低。另外，根据逻辑编码器的结构和外围电路的不同，逻辑编码器可以输出很多种其他的半脉冲波形。如图12A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转第一步和第二步时输出的另一种半脉冲波形示意图，如图 12B所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转第一步和第二步时输出的另一种半脉冲波形示意图，当逻辑编码器61分别输出图12A和图12B所示波形时，逻辑编码器状态机62将图12A所示波形作为频道增加的指令， 将图12B所示波形作为频道降低的指令。如图13A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的再一种半脉冲波形示意图， 如图1 所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的再一种半脉冲波形示意图，当逻辑编码器61分别输出图13A和图 13B所示波形时，逻辑编码器状态机62将图13A所示波形作为频道增加的指令，将图1 所示波形作为频道降低的指令。如图14A所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器顺时针旋转时输出的又一种半脉冲波形示意图，如图14B 所示，为本实用新型用于无线电接收机芯片的调台和存台装置实施例中逻辑编码器逆时针旋转时输出的又一种半脉冲波形示意图，当逻辑编码器61分别输出图14A和图14B所示波形时，逻辑编码器状态机62将图14A所示波形作为频道增加的指令，将图14B所示波形作为频道降低的指令。[0057]本实施例采用频率综合器生成本地振荡信号，而且镜频抑制功能在DSP中实现， 不需要在混频之前进行镜频抑制，因此可以节省两个PVC电容器，降低了 BOM成本。另外， 在本实施例中，当逻辑编码器旋转时，逻辑编码器生成逻辑电信号，逻辑编码器状态机根据逻辑电信号和历史电台信息，生成当前电台信息，频率综合器根据当前电台信息和参考频率信号，改变本地振荡信号的频率，从而完成了调整电台的功能。此外，逻辑编码器状态机生成当前电台信息后，接口主控单元将当前电台信息保存到非易失性存储器里，使得非易失性存储器中存储的永远是最新的电台信息，当无线电接收机芯片上电时，通信接口主控单元再将存储在非易失性存储器中的电台信息发送给逻辑编码器状态机，逻辑编码器状态机将该电台信息作为当前电台信息发送给频率综合器，频率综合器再根据当前电台信息生成本地振荡信号，在无线电接收机芯片断电之后，即使逻辑编码器的状态发生了变化，非易失性存储器中保存的电台信息也不会变，无线电接收机芯片再次上电之后，仍然能够使得无线电接收机芯片仍能恢复到断电之前的电台，从而实现了存台的功能。最后应说明的是以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围。
权利要求1.一种用于无线电接收机芯片的调台和存台装置，所述无线电接收机芯片包括频率综合器，用于根据当前电台信息和参考频率信号，生成正交的第一本地振荡信号和第二本地振荡信号；正交混频器，用于将接收的模拟射频信号分别与所述第一本地振荡信号和所述第二本地振荡信号进行混频，生成模拟低中频信号；模数转换器，用于将所述模拟低中频信号转化为数字低中频信号； 数字信号处理器，用于对所述数字低中频信号进行处理，得到数字音频信号；和数模转换器，用于将所述数字音频信号转化为模拟音频信号； 其特征在于，所述装置包括逻辑编码器、逻辑编码器状态机、非易失性存储器和通信接口主控单元，其中，所述逻辑编码器用于在外力的驱使下旋转，输出逻辑电信号； 所述逻辑编码器状态机用于当所述逻辑编码器旋转时，根据历史电台信息和所述逻辑电信号，生成所述当前电台信息和主控写指令，将所述当前电台信息发送给所述频率综合器，将所述当前电台信息和所述主控写指令发送给所述通信接口主控单元，并将所述当前电台信息作为所述历史电台信息；所述通信接口主控单元用于根据所述主控写指令，将所述当前电台信息作为所述历史电台信息保存到所述非易失性存储器中，当所述无线电接收机芯片上电时，读取存储在所述非易失性存储器中的所述历史电台信息发送给所述逻辑编码器状态机；所述逻辑编码器状态机还用于当所述无线电接收机芯片上电时，将所述通信接口主控单元发送的所述历史电台信息作为所述当前电台信息发送给所述频率综合器。
2.根据权利要求1所述的装置，其特征在于，所述非易失性存储器位于所述无线电接收机芯片外部或集成在所述无线电接收机芯片中。
3.根据权利要求1所述的装置，其特征在于，所述逻辑编码器状态机集成在所述无线电接收机芯片中。
4.根据权利要求1所述的装置，其特征在于，所述通信接口主控单元集成在所述无线电接收机芯片中。
5.根据权利要求1所述的装置，其特征在于，所述通信接口主控单元为串行接口主控单元。
专利摘要本实用新型涉及一种用于无线电接收机芯片的调台和存台装置。所述无线电接收机芯片包括频率综合器、正交混频器、模数转换器、数字信号处理器、和数模转换器；所述装置包括逻辑编码器、逻辑编码器状态机、非易失性存储器和通信接口主控单元。本实用新型可以实现在中低频接收机中，降低BOM成本，在断电之后稳定地保存电台。
文档编号H04B1/16GK202210796SQ20112037826
公开日2012年5月2日 申请日期2011年9月30日 优先权日2011年9月30日
发明者杨培, 林海青, 蒋耀丽, 陈殿玉 申请人:北京昆腾微电子有限公司