成像器阵列和阵列照相机的架构的制作方法

专利名称：成像器阵列和阵列照相机的架构的制作方法
成像器阵列和阵列照相机的架构技术领域
本发明一般地涉及成像器，更确切地说涉及阵列照相机中使用的成像器阵列。
背景技术：
在常规单传感器照相机中使用的传感器典型情况下包括行控制器以及一个或多个列读出电路。在成像器中像素阵列的语境中，术语“行”典型情况下用于指共享公共控制线的一组像素，而术语“列”是共享公共读出线的一组像素。许多阵列照相机设计已经提出了或者使用各个照相机/传感器的阵列或者使用聚焦在单一焦平面传感器的透镜阵列。在阵列照相机的实施中使用多个分开的照相机时，每个照相机都具有分开的I/o路径，并且典型情况下照相机控制器需要以某种方式同步。在阵列照相机的实施中使用聚焦在单一焦平面传感器的透镜阵列时，典型情况下传感器是常规传感器，类似于常规照相机中使用的传感器。因此，该传感器不具有独立地控制透镜阵列中每个透镜的成像圈内像素的能力。
发明内容
根据本发明的实施例，在公开的系统和方法中，成像器阵列被实施为单块集成电路。在许多实施例中，所述成像器阵列包括多个成像器，它们中每个都由所述成像器阵列内的控制逻辑独立地控制，并且由每个成像器捕获的图像数据都使用公共I/o路径从所述成像器输出。在许多实施例中，每个成像器的像素都是背面照射，并且按照每个成像器检测的光谱波长，在不同成像器对应的区域所述成像器阵列的体硅被减薄到不同深度。
本发明的一个实施例包括多个焦平面，其中每个焦平面包括二维的像素布局，每个维度具有至少两个像素，并且每个焦平面被包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内；控制电路，被配置为控制由所述焦平面内的像素进行的图像信息捕获，其中所述控制电路被配置，使得至少两个焦平面内的像素进行的图像信息捕获可分开控制；以及采样电路，被配置为将像素输出转换为数字像素数据。
在进一步的实施例中，所述多个焦平面被安排为二维焦平面阵列，在一个维度中具有至少三个焦平面。
在另一个实施例中，所述多个焦平面被安排为二维焦平面阵列，在两个维度中都具有至少三个焦平面。
在再进一步的实施例中，所述多个焦平面被安排为焦平面的NXM阵列，包括被配置为捕获蓝光的至少两个焦平面、被配置为捕获绿光的至少两个焦平面和被配置为捕获红光的至少两个焦平面。
在再一个实施例中，每个焦平面包括若干行和若干列像素。
在又进一步的实施例中，所述控制电路被配置为通过控制像素的复位而控制所述像素进行的图像信息捕获。
在又一个实施例中，所述控制电路被配置为通过控制像素的读出而控制所述像素进行的图像信息捕获。
在再次进一步的实施例中，所述控制电路被配置为通过控制每个像素的积分时间而控制图像信息的捕获。
在再次另一个实施例中，所述控制电路被配置为通过控制所述采样电路的增益而控制图像信息的处理。
在进一步的附加实施例中，所述控制电路被配置为通过控制每个像素的暗电平校正而控制图像信息的处理。
在再一个附加实施例中，所述控制电路被配置为通过控制读出方向而控制图像信息的捕获。
在再又进一步的实施例中，所述读出方向选自包括顶到底和底到顶的组。
在再又一个实施例中，所述读出方向选自包括左到右和右到左的组。
在再次再进一步的实施例中，所述控制电路被配置为通过控制所关注的读出区域而控制图像信息的捕获。
在再次再一个实施例中，所述控制电路被配置为通过控制水平二次采样而控制图像信息的捕获。
在再进一步的附加实施例中，所述控制电路被配置为通过控制垂直二次采样而控制图像信息的捕获。
在再一个附加实施例中，所述控制电路被配置为通过控制像素电荷组合而控制图像信息的捕获。
在再次又进一步的实施例中，所述成像器阵列是单块集成电路成像器阵列。
在再次又一个实施例中，至少一个焦平面中相邻像素的二维阵列具有相同的捕获带。
在又进一步的附加实施例中，所述捕获带选自包括蓝光、青光、包含可见光和近红外光的扩展色光、绿光 、红外光、品红光、近红外光、红光、黄光和白光的组。
在再次进一步的附加实施例中，第一焦平面中相邻像素的第一阵列具有第一捕获带，第二焦平面中相邻像素的第二阵列具有第二捕获带，其中所述第一和第二捕获带相同， 外围电路被配置，使得所述相邻像素的第一阵列的积分时间是第一时段，以及所述外围电路被配置，使得所述相邻像素的第二阵列的积分时间是第二时段，其中所述第二时段长于所述第一时段。
在另一个进一步的实施例中，至少一个所述焦平面包括相邻像素的阵列，其中相邻像素的阵列中的像素被配置为捕获不同颜色的光。
在又一个进一步的实施例中，相邻像素的阵列采用拜耳滤波器模式。
在再一个进一步的实施例中，所述多个焦平面被安排为2X2的焦平面阵列，所述焦平面阵列中的第一焦平面包括采用拜耳滤波器模式的相邻像素的阵列，所述焦平面阵列中的第二焦平面包括被配置为捕获绿光的相邻像素的阵列，所述焦平面阵列中的第三焦平面包括被配置为捕获红光的相邻像素的阵列，而所述焦平面阵列中的第四焦平面包括被配置为捕获蓝光的相邻像素的阵列。
在再次另一个进一步的实施例中，所述多个焦平面被安排为二维焦平面阵列，在一个维度中具有至少三个焦平面。
在另一个进一步的附加实施例中，所述多个焦平面被安排为二维焦平面阵列，在两个维度中都具有至少三个焦平面。
在再又一个进一步的实施例中，所述控制电路包括全局计数器。
在再次再一个进一步的实施例中，所述控制电路被配置为错开图像读出的起始点，使得每个焦平面都具有关于全局计数器的受控时间偏移。
在再次再一个进一步的附加实施例中，所述控制电路被配置为使用所述全局计数器，根据所述焦平面中像素的捕获带，分开地控制每个焦平面中所述像素的积分时间。
在再次又一个进一步的实施例中，所述控制电路被配置为根据所述全局计数器， 分开地控制每个焦平面的帧率。
在又一个进一步的附加实施例中，所述控制电路包括每个焦平面的一对指针。
在再进一步的实施例中，所述指针之间的偏移指定积分时间。
在再一个实施例中，所述指针之间的偏移是可编程的。
在又进一步的实施例中，所述控制电路包括每个焦平面专用的行控制器。
在又一个实施例中，所述成像器阵列包括MXN个焦平面的阵列，并且所述控制电路包括单行解码器电路，被配置为针对M个焦平面的每行中的每行像素。
在再次进一步的实施例中，所述控制电路被配置为产生第一组像素电平计时信号，使得所述行解码器和列电路对第一焦平面内的第一行像素采样，并且所述控制电路被配置为产生第二组像素电平计时信号，使得所述行解码器和列电路对第二焦平面内的第二行像素采样。
在再次另一个实施例中，每个焦平面都具有专用的采样电路。
在进一步的附加实施例中，所述采样电路的至少一部分由多个所述焦平面共享。
在另一个附加实施例中，所述成像器阵列包括MXN个焦平面的阵列，并且所述采样电路包括M个模拟信号处理器(ASP)，每个ASP都被配置为对从N个焦平面读出的像素采样。
在再又进一步的实施例中，每个ASP都被配置为经由N个输入接收来自N个焦平面的像素输出信号，以及每个ASP都被配置为在其N个输入上顺序地处理每个像素输出信号。
在再又一个实施例中，所述控制电路被配置，使得单一公共模拟像素信号读出线由一组N个焦平面中全部像素共享，以及所述控制电路被配置为控制图像数据的捕获以对由所述M个ASP中的每一个接收的所述像素输出信号进行时间多路复用。
在再次再一个实施例中，所述成像器阵列包括MXN个焦平面的阵列，所述采样电路包括多个模拟信号处理器(ASP)，每个ASP都被配置为对从多个焦平面读出的像素采样， 所述控制电路被配置，使得单一公共模拟像素信号读出线由所述多个焦平面中全部像素共享，以及所述控制电路被配置为控制图像数据的捕获以对由所述多个ASP中的每一个接收的所述像素输出信号进行时间多路复用。
在再次又进一步的实施例中，所述采样电路包括模拟前端(AFE)电路以及模数转换(ADC)电路。
在再次又一个实施例中，所述采样电路被配置为每个焦平面都具有专用的AFE以及至少一个ADC在至少两个焦平面之间共享。
在又进一步的附加实施例中，所述采样电路被配置，使得至少一个ADC在一对焦平面之间共享。
在又一个附加实施例中，所述采样电路被配置，使得至少一个ADC在四个焦平面之间共享。
在再次进一步的附加实施例中，所述采样电路被配置，使得至少一个AFE在至少两个焦平面之间共享。
在再次另一个附加实施例中，所述采样电路被配置，使得至少一个AFE在一对焦平面之间共享。
在另一个进一步的实施例中，所述采样电路被配置，使得每对都共享AFE的两对焦平面共同地共享ADC。
在再一个进一步的实施例中，所述控制电路被配置为分开地控制每个焦平面及相关联的AFE电路或其中的处理时隙的断电状态。
在又一个进一步的实施例中，所述控制电路配置至少一个不活动焦平面的像素处于不变的复位状态。
在再次另一个进一步的实施例中，至少一个焦平面包括参考像素以校准使用所述焦平面捕获的像素数据。
在另一个进一步的附加实施例中，所述控制电路被配置为分开地控制所述焦平面的相关联的AFE电路或其中的处理时隙的断电状态，以及所述控制电路被配置为使所述焦平面的相关联的AFE电路或其中的处理时隙断电而不使所述相关联的AFE电路或其中的处理时隙断电以读出所述焦平面的所述参考像素。
在再又一个进一步的附加实施例中，相邻像素的阵列中的像素共享读出电路。
在再次再一个进一步的实施例中，所述读出电路包括复位晶体管、浮置扩散电容器和源跟随放大器晶体管。
在再一个进一步的附加实施例中，所述至少一个焦平 面中相邻像素的阵列是相邻像素的第一阵列，所述成像器阵列包括所述多个焦平面的另一个内相邻像素的第二阵列和相邻像素的第二阵列中的像素，相邻像素的第二阵列中像素的捕获带不同于相邻像素的第一阵列中像素的捕获带，以及相邻像素的第一阵列中像素的满阱容量不同于相邻像素的第二阵列中像素的满阱容量。
在再次又一个进一步的实施例中，相邻像素的第一阵列中像素的满阱容量被配置为使每个像素阱都由所述像素在具有预定最大光谱辐射强度的所述第一捕获带内被曝光预定积分时间时产生的电子数目充满，以及相邻像素的第二阵列中像素的所述满阱容量被配置为使每个像素阱都由所述像素在具有预定最大光谱辐射强度的所述第二捕获带内被曝光预定积分时间时产生的电子数目充满。
在又一个进一步的附加实施例中，所述浮置扩散电容确定相邻像素的阵列中每个像素的转换增益。
在进一步的实施例中，所述至少一个焦平面中相邻像素的阵列是相邻像素的第一阵列，所述成像器阵列包括所述多个焦平面的另一个内相邻像素的第二阵列并且相邻像素的第二阵列中的像素具有确定相邻像素的第二阵列中每个像素的所述转换增益的浮置扩散电容，相邻像素的第二阵列中像素的捕获带不同于相邻像素的第一阵列中像素的捕获带，以及相邻像素的第一阵列中像素的转换增益不同于相邻像素的第二阵列中像素的转换增益。
在另一个实施例中，相邻像素的第一和第二阵列的所述浮置扩散电容器被配置为使所述像素输出的输入参考噪声最小。
在再进一步的实施例中，所述至少一个焦平面中相邻像素的阵列是相邻像素的第一阵列，所述成像器阵列包括所述多个焦平面的另一个内相邻像素的第二阵列并且相邻像素的第二阵列中的像素具有确定相邻像素的第二阵列中每个像素的所述转换增益的浮置扩散电容，相邻像素的第二阵列中像素的捕获带与相邻像素的第一阵列中像素的捕获带相同，以及相邻像素的第一阵列中像素的转换增益不同于相邻像素的第二阵列中像素的所述转换增益。
在再一个实施例中，阵列中每 个像素的源跟随增益确定所述像素的输出电压。
在又进一步的实施例中，所述至少一个焦平面中相邻像素的阵列是相邻像素的第一阵列，所述成像器阵列包括所述多个焦平面的另一个内相邻像素的第二阵列并且相邻像素的第二阵列中的像素具有对相邻像素的第二阵列中每个像素的固定源跟随增益，相邻像素的第二阵列中像素的捕获带不同于相邻像素的第一阵列中像素的捕获带相同，以及相邻像素的第一阵列中像素的源跟随增益不同于相邻像素的第二阵列中像素的所述源跟随增 .、/■Mo
在又一个实施例中，相邻像素的第一和第二阵列的所述源跟随增益被配置为每个像素的最大输出信号摆动相同。
在再次进一步的实施例中，第一焦平面中相邻像素的第一阵列具有第一捕获带， 第二焦平面中相邻像素的第二阵列具有第二捕获带，其中所述第一和第二捕获带不同，所述成像器阵列是背面照射的，以及包含相邻像素的第一阵列的区域中所述成像器阵列的减薄深度不同于包含相邻像素的第二阵列的所述成像器阵列的区域的减薄深度。
在再次另一个实施例中，所述第一和第二捕获带不重叠。
在进一步的附加实施例中，包含所述第一阵列的区域中的所述阵列中所述成像器的所述减薄深度与所述第一捕获带相关，以及包含所述第二阵列的区域中的所述阵列中所述成像器的所述减薄深度与所述第二捕获带相关。
在另一个附加实施例中，所述第一减薄深度被配置为给定450nm的名义捕获带波长时把所述峰值载流子生成放置在所述光电二极管的耗尽区。
在再又进一步的实施例中，所述第一减薄深度被配置为给定550nm的名义捕获带波长时把所述峰值载流子生成放置在所述光电二极管的耗尽区。
在再又一个实施例中，所述第一减薄深度被配置为给定640nm的名义捕获带波长时把所述峰值载流子生成放置在所述光电二极管的耗尽区。
在再次再进一步的实施例中，第一焦平面中相邻像素的第一阵列具有第一捕获带，第二焦平面中相邻像素的第二阵列具有第二捕获带，其中所述第一和第二捕获带不同， 相邻像素的第一阵列中像素为第一像素尺寸，相邻像素的第二阵列中像素为第二像素尺寸，并且所述第一像素尺寸大于所述第二像素尺寸，以及所述第一捕获带包括比所述第二捕获带更长的光波长。
在再进一步的附加实施例中，所述控制电路的第一部分位于焦平面的一侧，以及所述控制电路的第二部分位于所述焦平面的相对侧。
在再一个附加实施例中，所述控制电路的所述第一部分被配置为控制由第一焦平面中的多个像素和位于相邻于所述第一焦平面的第二焦平面中的多个像素进行的信息捕-M-犾。
在再次又进一步的实施例中，所述成像器阵列被配置为接收位于所述成像器阵列的所述焦平面之上的透镜阵列，以及当透镜阵列被安装到所述成像器阵列时，所述多个焦平面的每一个都位于所述成像器阵列中所述透镜阵列的成像圈对应的区域内。
在再次又一个实施例中，也包括所述成像器阵列的所述焦平面之上安装的保护玻3 ο
在再次进一步的附加实施例中，相邻焦平面由间隔距离分开。
在再次另一个附加实施例中，控制电路位于相邻焦平面之间的所述间隔距离内。
在另一个进一步的实施例中，采样电路位于相邻焦平面之间的所述间隔距离内。
一个实施例包括多个焦平面，其中每个焦平面包括像素的二维布局，在每个维度具有至少两个像素，并且每个焦平面都包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内；控制电路，被配置为控制由所述焦平面内的像素进行的图像信息捕获，其中所述控制电路被配置，使得至少两个焦平面中的像素进行的图像信息捕获可以分开地控制；采样电路，被配置为把像素输出转换为数字像素数据；以及输出接口电 路，被配置为经由输出接口传送像素数据。
本发明进一步的实施例包括所述成像器阵列，包括MXN个焦平面，所述输出接口包括少于MXN个输出端口，以及所述控制电路被配置为把所述像素数据时分多路传输到所述输出接口的所述输出端口上。
在另一个实施例中，所述控制电路进一步包括存储器，被配置为缓冲来自所述多个焦平面的像素数据，直到所述输出接口的某输出端口上有时隙可用于传送所述像素数据。
在再进一步的实施例中，所述控制电路被配置为在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面的信息。
在再一个实施例中，所述控制电路被配置为在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面内至少一行像素的信息。
在又进一步的实施例中，所述控制电路被配置为在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面内至少一列像素的信息。
在又一个实施例中，所述控制电路被配置为在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识像素数据捕获的相对时间的信息。
在再次进一步的实施例中，所述代码提供了标识所述像素数据捕获的相对起始时间的信息。
在再次另一个实施例中，所述代码提供了标识所述像素数据捕获的相对结束时间的信息。
在进一步的附加实施例中，所述控制电路进一步包括计数器，以及提供了标识像素数据捕获的所述相对时间的信息的所述代码使用所述计数器产生。
在另一个附加实施例中，所述控制电路被配置为在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了涉及所述成像器阵列的运行参数的信息。
在再又进一步的实施例中，所述代码提供了每个焦平面的所述积分时间。
在再又一个实施例中，所述代码提供了每个焦平面的所述增益。
在再次再进一步的实施例中，所述输出接口电路被配置为在经由所述输出接口的像素数据传输之间插入帧消隐间隔。
在再次再一个实施例中，所述输出接口电路被进一步配置为在经由所述输出接口的像素数据行传输之间插入行消隐间隔。
在再进一步的附加实施例中，所述输出接口电路被配置为通过进行位缩减而变换所述像素数据。
本发明的方法实施例包括使用具有多个焦平面的成像器阵列分开地捕获像素数据，其中每个焦平面包括像素的二维布局，在每个维度具有至少两个像素，并且每个焦平面都包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内；在所述捕获所述像素数期间，在所述成像器阵列的存储器内缓冲所述捕获的像素数据的若干部分；以及在某输出端口上有时隙可用时，经由所述成像器阵列中的输出接口传送所述缓冲的像素数据。
本发明进一步的实施例也包括使用所述成像器阵列上的控制电路在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面的信息。
本发明的另一个实施例也包括使用所述成像器阵列上的控制电路在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面内至少一行像素的信息。
本发明再进一步的实施例也包括使用所述成像器阵列上的控制电路在经由所述输出接口传送的所述像素数据之间插入代码，其中所述代码提供了标识焦平面内至少一列像素、像素数据捕获的相对时间、所述像素数据捕获的相对起始时间、所述像素数据捕获的相对结束时间、每个焦平面的所述积分时间和每个焦平面的所述增益至少其一的信息。
本发明的再一个实施例也包括使用所述成像器阵列上的控制电路在经由所述输出接口的缓冲的像素数据传输之间 插入行消隐间隔。
本发明又进一步的实施例也包括使用所述成像器阵列上的控制电路在所述捕获的像素数据的所述传输完成后插入帧消隐间隔。


图1是根据本发明实施例的阵列照相机的框图1A是根据本发明实施例的单块成像器阵列的框图2A至图2B展示了根据本发明实施例的成像器阵列的成像器配置；
图3展示了根据本发明实施例的成像器阵列的架构；
图4展示了根据本发明实施例的成像器阵列的另一个架构，包括共享的模数转换器；
图4A展示了根据本发明实施例的成像器阵列的进一步架构，包括共享的列电路；
图4B展示了根据本发明实施例的成像器阵列的再一个架构，包括共享的分开列电路；
图4C展示了根据本发明实施例，来自两个焦平面读出的列电路输出的相移；
图4D展示了根据本发明实施例，具有专用模拟前端电路和共享模数转换器的成像器阵列中的一对焦平面；
图4E展示了根据本发明实施例的成像器阵列中的一组四个焦平面，其中焦平面对共享模拟前端电路而四个焦平面的组共享模数转换器；
图4F展示了根据本发明实施例的成像器阵列内的一对焦平面，其中焦平面对共享列控制读出电路；
图4G展示了根据本发明实施例的成像器阵列内的一对焦平面，其中列控制和读出电路被分开，并且单块列控制和读出电路从第一焦平面读出奇数列而从第二焦平面读出偶数列；
图4H是框图，展示了根据本发明实施例的焦平面计时和控制电路；
图5展示了根据本发明实施例，具有最佳减薄深度的背面照射的成像器阵列。
具体实施方式
现在转向附图，展示了根据本发明实施例的为了在阵列照相机中使用而配置的成像器阵列的架构。在许多实施例中，成像器阵列上的集中控制器能够精细地控制阵列中每个焦平面的捕获时间。术语焦平面描述了像素的二维布局。成像器阵列中的焦平面典型情况下不重叠(即，每个焦平面位于成像器阵列上的某分开区域内)。术语成像器被用于描述焦平面与控制电路的组合，后者控制着使用焦平面中的像素进行图像信息捕获。在许多实施例中，成像器阵列的若干焦平面可以分开地触发。在几个实施例中，成像器阵列的若干焦平面采用不同的积分时间，按每个焦平面中的像素捕获带调整。典型情况下，像素捕获带是指像素对其敏感的电磁系统的连续子带。此外，特定焦平面的专门化使得该焦平面中的全部或大多数像素具有相同的捕获带，实现了许多像素性能改进以及成像器阵列内外围电路利用效率的提闻。
在许多实施例中，成像器阵列的像素在背面照射，并且包含每个焦平面区域的基底被减薄到不同深度，取决于每个焦平面中像素所感应的光谱波长。此外，能够修改像素自身以便改进这些像素关于特定的捕获带的性能。在许多实施例中，为了改进像素关于其特定捕获带的性能，确定了每个焦平面中像素的转换增益、源跟随增益和满阱容量。
在几个实施例中，每个焦平面都拥有专用的外围电路以控制图像信息的捕获。在某些实施例中，将试图捕获同一捕获带的像素分组到若干焦平面中使得外围电路能够在这些像素之间共享。在许多实施例中，模拟前端、模数转换器以及/或者列读出和控制电路在两个或更多焦平面内的若干像素之间共享。
在许多实施例中，成像器阵列中的若干成像器能够被置于在较低的功率状态下以节约电力，这能够用在不需要使用全部成像器产生输出图像的操作模式下(如较低的分辨率模式)。在几个实施例中，在低功率状态下的成像器像素被保持在传输门导通，以便维持光电二极管的耗尽区在其最高电位以及维持载流子收集能力，从而使不活动成像器从迁移到活动成像器的像素时产生的光生载流子的可能性最小。以下进一步讨论根据本发明实施例的阵列照相机和成像器阵列。
1.阵列照相机架构
图1展示了根据本发明实施例，在各种各样的阵列照相机配置中能够使用的阵列照相机架构。阵列照相机100包括成像器阵 列110，它被连接到图像处理流水线模块120和控制器130。
成像器阵列110包括各个独立焦平面的MXN阵列，其中的每个焦平面都经由分开的透镜系统接收光线。成像器阵列还能够包括其他电路以控制使用所述焦平面捕获图像数据，以及一个或多个传感器以检测若干物理参数。控制电路能够控制成像和功能参数，比如曝光时间、触发器时间、增益以及暗电平校正。控制电路还能够通过控制读出方向(如顶到底还是底到顶以及左到右还是右到左)控制图像信息的捕获。控制电路还能够控制受关注区域的读出、水平二次采样、垂直二次采样以及/或者电荷组合(charge-binning)。在许多实施例中，控制成像参数的电路可以分别地或者以同步的方式触发每个焦平面。成像器阵列可以包括各种各样的其他传感器，包括但是不限于估计在操作温度的暗电流的暗像素。 在根据本发明实施例的阵列照相机中能够利用的成像器阵列被公开在Venkataraman等人的PCT PublicationffO 2009/151903中，其公开内容全部在此引用作为参考。在单块实施中，成像器阵列可以使用单块集成电路实施。当根据本发明实施例的成像器阵列在单片自包含的SOC芯片或晶块中实施时，该成像器阵列可以被称为成像器阵列。术语成像器阵列可以用于描述半导体芯片，在其上集成了成像器阵列和相关联的控制、支持和读出电子电路。
图像处理流水线模块120是硬件、固件、软件或其组合，用于处理从成像器阵列 110接收的图像。典型情况下，图像处理流水线模块120处理由照相机阵列捕获的多幅低分辨率(LR)的图像并且根据本发明实施例产生合成的更高分辨率的图像。在许多实施例中，图像处理流水线模块120经由输出122提供合成的图像数据。在根据本发明实施例的在照相机阵列中能够利用的多种图像处理流水线模块公开在2010年12月14日提交的标题为 “System and Methods forSynthesizing High Resolution Images Using Super-ResolutionProcesses”的美国专利申请序列号12/967，807中，其公开内容全部在此引用作为参考。
控制器130是硬件、软件、固件或其组合，用于控制成像器阵列110的多个运行参数。在许多实施例中，控制器130从用户或其他外部组件接收输入132并且发送操作信号以控制成像器阵列110。控制器130还能够向图像处理流水线模块120发送信息以帮助处理由成像器阵列110捕获的LR图像。
尽管在图1中展示了特定的阵列照相机架构，但是使用成像器阵列捕获多幅场景图像的替代架构根据本发明实施例也能够利用。以下进一步讨论根据本发明实施例的阵列照相机的操作、成像器阵列配置以及多幅捕获的场景图像的处理。
2.成像器阵列架构
图1A展示了根据本发明实施例的成像器阵列。成像器阵列包括焦平面阵列核心 152，它包括焦平面153的阵列以及全部模拟信号处理、像素电平控制逻辑、信令和模数转换电路。成像器阵列还包括焦平面计时和控制电路154，它负责控制使用像素进行图像信息捕获。在许多实施例中，焦平面计时和控制电路利用复位和读出信号控制像素的积分时间。在其他实施例中，各种各样技术的任何一种都能够用于控制像素的积分时间，以及/或者使用像素进行图像信息捕获。在许多实施例中，焦平面计时和控制电路154提供了图像信息捕获控制的灵活性，它实现了若干特征，包括(但是不限于)高动态范围成像、高速视频和电子图像稳定。在各种实施例中，成像器阵列包括电源管理和偏置发生电路156。电源管理和偏置发生电路156对模拟电路提供了电流和电压参考，比如参考电压，ADC将对照其测量要被对照转换的信号。在许多实施例中，电源管理和偏置电路还包括在由于节省电力而不使用时把某些电路的参考电流/电压关闭的逻辑。在几个实施例中，成像器阵列包括暗电流和固定模式(FPN)校正电路158，它提高了由成像器阵列捕获的图像数据暗电平的一致性，并且能够降低行时间噪声和列固定模式噪声的出现。在几个实施例中，每个焦平面包括若干参考像素，用于校准焦平面的暗电流和FPN的目的，并且当焦平面的其他像素被断电时，控制电路能够保持这些像素活动，以便通过降低对暗电流和FPN校准的需要而使成像器阵列能够被发动的速度提高。在许多实施例中，SOC图像包括焦平面成帧电路160，它把从焦平面捕获的数据包装到容器文件中，并且能够准备用于传输的捕获图像数据。在几个实施例中，焦平面成帧电路包括标识捕获的图像数据从其起源的焦平面和/或像素组的信息。在许多实施例中，成像器阵列还包括把捕获的图像数据传送到外部设备的接口。在展示的实施例中，所述接口是支持四个信道的MIPI CSI 2输出接口，它能够支持从成像器阵列30fps视频的读出，以及合并的数据输出接口电路162、接口控制电路164和接口输入电路166。典型情况下，每个信道的带宽都被优化到成像器阵列中像素的总数和所期望的帧率。根据本发明实施例的多个接口的使用，包括把成像器阵列内由成像器阵列捕获的图像数据传送到外部设备的MIPI CSI 2接口，在2011年5月11日提交的标题为“System and Methods for Transmitting ArrayCamera Data” 的 61/484，920 号美国临时专利申请中介绍，其公开内容全部在此引用作为参考。尽管以上关于图1A讨论了成像器阵列架构的若干特定组件，但是正如以下进一步讨论，根据本发明的实施例能够构造各种各样成像器阵列的任何一种，能够根据本发明的实施例在多个焦平面捕获某场景的若干图像。所以，以下进一步讨论根据本发明实施例的成像器阵列中能够包括的焦平面阵列核心和多个组件。
3.焦平面阵列核心
根据本发明实施例的焦平面阵列核心包括成像器阵列和专用外围电路，用于使用每个焦平面中的若干像素捕获图像数据。根据本发明实施例的成像器阵列能够包括若干焦平面阵列核心，以适合特定应用的各种各样不同配置的任何一种进行配置。例如，可以对特定的成像器阵列设计进行定制，包括(但是不限于)关于焦平面、若干像素和专用外围电路。 以下讨论能够被合并到根据本发明实施例的焦平面阵列核心中的多种焦平 面、像素设计和外围电路。
3.1在成像器阵列上形成焦平面
能够构造成像器阵列，在其中从若干像素单元的阵列形成了若干焦平面，其中每个焦平面都是若干像素的子阵列。在每个子阵列都具有相同数量像素的实施例中，成像器阵列包括总共KXL个像素单元，它们被分段在XXY个像素的MXN个子阵列中，使得 K=MXX,以及L=NXY。在成像器阵列的语境中，每个子阵列或焦平面都能够用于产生该场景的单独图像。像素的每个子阵列都提供了与常规成像器(即包括单一焦平面的照相机中的成像器)的像素相同的功能。
正如以下进一步讨论，根据本发明实施例的成像器阵列可以包括单一控制器，能够分别地安排和控制每个焦平面。具有公共的控制器和I/o电路能够提供重要的系统优点，包括由于使用较少的硅面积而降低系统成本，由于资源共享和减少了系统互连而降低功耗，由于主机系统仅仅与单一控制器而不是MXN个控制器和读出I/O通道通信而使系统集成更简单，由于使用公共的控制器而使阵列同步更简单，以及由于互连数量的减少而使系统可靠性改进。
3. 2成像器的布局
正如在(以上引用作为参考的)P. C.T. Publication W02009/151903中的公开，成像器阵列可以包括焦平面的任何NXM个阵列，比如图2A中展示的成像器阵列(200)。典型情况下，每个焦平面都具有相关联的滤波器和/或光学元件，并且能够对不同波长的光成像。在许多实施例中，成像器阵列包括检测红光的焦平面(R)、检测绿光的焦平面(G)和检测蓝光的焦平面(B)。尽管在几个实施例中，一个或多个焦平面包括被配置为捕获不同颜色光的像素。在许多实施例中，像素采用了拜耳滤波器模式(或类似模式)，它使得焦平面内的不同像素能够捕获不同颜色的光。在几个实施例中，2X2的成像器阵列能够包括像素采用拜耳滤波器模式(或类似模式)的焦平面、像素被配置为捕获蓝光的焦平面、图像被配置为捕获绿光的焦平面以及成像器被配置为捕获红光的焦平面。合并了这样的传感器阵列的阵列照相机能够利用由所述蓝光、绿光和红光焦平面捕获的彩色信息，以便对使用采用了拜耳滤波器的焦平面所捕获的图像增强彩色。在其他实施例中，采用了拜耳模式的焦平面被合并到成像器阵列中，它包括焦平面的二维布局，其中在一个维度上有至少三个焦平面。在许多实施例中，在两个维度上都有至少三个焦平面。
人的眼睛对绿光比对红光和蓝光更敏感，所以，使用的阵列包括的检测绿光的焦平面比检测红光或蓝光的焦平面更多，能够实现从成像器阵列所捕获的低分辨率图像数据合成的图像的分辨率增加。图2B展示了 5X5的成像器阵列(210)，包括17个检测绿光的焦平面(G)，四个检测红光的焦平面(R)和四个检测蓝光的焦平面(B)。在几个实施例中，成像器阵列 还包括检测近红外波长即扩展色波长的焦平面(即同时跨越彩色和近红外波长)， 能够用于改进阵列照相机在暗光条件下的性能。在其他实施例中，5X5的成像器阵列包括至少13个焦平面、至少15个焦平面或至少17个焦平面。此外，5X5的成像器阵列能够包括至少4个焦平面检测红光，以及/或者至少四个焦平面检测蓝光。此外，检测红光的焦平面数量与检测蓝光的焦平面数量可以相同，但是不需要相同。实际上，根据本发明实施例的几个成像器阵列包括不同数量的检测红光和检测蓝光的焦平面。在许多实施例中，利用了其他阵列，包括(但是不限于)3X2的阵列、3X3的阵列、3X4的阵列、4X4的阵列、4X5的阵列、4X6的阵列、5X5的阵列、5X6的阵列、6X6的阵列以及3X7的阵列。在许多实施例中，成像器阵列包括二维焦平面阵列，在一个维度上具有至少三个焦平面。在几个实施例中，在阵列的两个维度上都有至少三个焦平面。在几个实施例中，该阵列包括使像素被配置为捕获蓝光的至少两个焦平面，使像素被配置为捕获绿光的至少两个焦平面，以及使像素被配置为捕获红光的至少两个焦平面。
另外的成像器阵列配置公开在Venkataraman等人的标题为“Capturing and Process of Images Using Monolithic Camera Arraywith Heterogenous Imagers，，的美国专利申请序列号12/952，106中，其公开内容全部在此引用作为参考。
尽管以上公开了特定成像器阵列的配置，但是根据本发明的实施例，各种各样的规则或不规则的成像器布局的任何一种，包括检测可见光、可见光谱的若干部分、近红外光、光谱的其他部分以及/或者光谱的不同部分组合的成像器，都能够用于捕获图像，它们提供了在SR处理中使用的一个或多个信息信道。根据本发明实施例的成像器阵列中的成像器像素的构建可以取决于由成像器成像的光谱的特定部分。以下讨论了在根据本发明实施例的成像器焦平面阵列中能够使用的不同类型的像素。
3. 3像素设计
在被设计为彩色或多光谱捕获的成像器阵列内，每个单独的焦平面都可以被指派为捕获可见光谱的子带。基于被指派捕获的光谱带，根据本发明实施例能够以多种方式最优化每个焦平面。这些最优化在基于传统拜耳模式的图像传感器中难以执行，因为捕获可见光谱中其相应子带的像素全都在同一像素阵列中交错。在本发明的许多实施例中，背面照射被用在成像器阵列被减薄到取决于特定焦平面的捕获带的不同深度时。在许多实施例中，成像器阵列中的像素尺寸根据该特定成像器的捕获带确定。在几个实施例中，根据这些像素的捕获带，确定焦平面中的像素组的转换增益、源跟随增益以及满阱容量。以下进一步讨论根据像素的捕获带，像素能够在成像器阵列中的若干焦平面之间变化的多种方式。
3. 3.1具有最佳减薄深度的背面照射成像器阵列
传统的图像传感器从前面照射，其中光子必须首先穿过电介质膜，再最终到达光电二极管，它位于娃基底中电介质膜的底部。电介质膜的存在支持了器件内的金属互连。前面照射受损于固有的不良量子效率(QE)性能(产生的载流子与入射光子的比例)，由于诸如光线被像素内的金属结构阻挡等问题。典型情况下，通过对每个像素都在电介质膜顶上沉积微透镜单元，使进来的光聚焦在试图避开像素内的金属结构的圆锥中，来实现改进。
背面照射是在图像传感器制作中采用的技术，以便改进成像器的QE性能。在背面照射(BSI)中，硅基底块被减薄(通常用化学蚀刻工艺)以允许光子通过硅基底的背面到达光电二极管的耗尽区。当光线入射到该基底的背面时，就避免了在前面照射中固有的由金属结构造成的孔径问题。不过，硅中光线的吸收深度与波长成正比，所以红色光子的穿透得比蓝色光子深得多。如果减薄工艺没有除去足够的硅，耗尽区将太深无法收集从蓝色光子产生的光电子。如果减薄工艺除去太多的硅，耗尽区可能太浅并且红色光子可能直接行进可是没有相互作用并产生载流子。红色光子也可能从前 表面反射回来并与到来的光子相互作用，由于器件厚度的小差异而产生建设性和破坏性干涉。由器件厚度变化导致的后果作为散射现象模式和/或作为尖峰光谱QE响应可能显而易见。
在常规的成像器中，滤色器(典型情况下拜耳滤波器)的镶嵌往往被用于提供RGB 颜色捕获。当基于镶嵌的彩色成像器为BSI被减薄时，典型情况下减薄深度对全部像素是相同的，因为所用的工艺不把各个像素减薄到不同深度。像素的共同减薄深度引起蓝色波长与红色/近红外波长之间的QE性能的必要平衡。根据本发明实施例的成像器阵列包括若干成像器的阵列，其中焦平面中的每个像素都检测相同的光谱波长。不同的焦平面能够检测可见光谱的不同子带或者实际上电磁光谱的任何子带，其中硅的带隙能量具有大于O 的量子产额增益。所以，通过使用BSI，其中焦平面像素的减薄深度被选择为与设计每个像素去捕获的光波长所对应的吸收深度最佳地匹配，能够改进成像器阵列的性能。在许多实施例中，成像器阵列的硅块材料被减薄到不同厚度，以便与光电二极管耗尽区内的每个照相机的捕获带的吸收深度匹配，以使得QE最大化。
图5在概念上展示了根据本发明实施例，在检测不同光谱带宽的焦平面(即子阵列)所对应的区域中，硅基底被减薄到不同深度的成像器阵列。成像器阵列500包括硅基底502，在其前面上形成了电介质膜和金属互连504。在展示的实施例中，硅基底包括区域506、508、510，在其中分别设置了为检测蓝光而形成焦平面像素的光电二极管、为检测绿光而形成焦平面像素的光电二极管，以及为检测红光而形成焦平面像素的光电二极管。在每个区域中，硅基底的背面被减薄到不同深度。在展示的实施例中，在设置了为检测蓝光而形成成像器像素的光电二极管的区域506中基底被减薄至对应于450nm波长光线的吸收深度 (即大约O. 4 μ m)，在设置了为检测绿光而形成成像器像素的光电二极管的区域508中基底被减薄至对应于550nm波长光线的吸收深度(即大约1. 5 μ m)，以及在设置了为检测红光而形成成像器像素的光电二极管的区域510中基底被减薄至对应于640nm波长光线的吸收深度(即大约3.0μπι)。尽管在图5中显示了特定的深度，但是根据本发明的实施例，也能够使用适合于由特定成像器检测的光谱波长和适合于应用需求的其他深度。此外，在不使用根据本发明实施例的成像器阵列的阵列照相机中也能够使用不同的减薄深度。
在许多实施例中，把颜色信道指定到阵列内每个成像器是通过光子到光电二极管的光学路径内的带通滤波器对到来光子的第一次过滤实现的。在几个实施例中，减薄深度本身用于产生对捕获波长的指定，因为耗尽区的深度界定了每个成像器的光谱QE。
3. 3. 2像素尺寸的最优化
对于为捕获光谱中每个子带而指定的成像器，通过改变其中使用的像素尺寸，能够实现额外的SNR益处。随着像素尺寸的收缩，像素的有效QE降低，因为光电二极管耗尽区面积与像素面积的比值降低了。 典型情况下，使用微透镜试图对此补偿并且随着像素尺寸的收缩它们变得更重要。由于像素尺寸减小对像素性能的另一个损害来自噪声的增加。 为了努力保持感光与读出电路面积的平衡，在许多实施例中，也将像素传输门、源跟随放大器晶体管和复位晶体管也制作得更小。由于这些晶体管尺寸减小，典型情况下使得许多性能参数被降级导致噪声增加。
随着像素与像素间隔减小，电气“串扰”也增加了。长波长的光子在穿透入基底更深后再与硅相互作用以产生电荷载流子。这些电荷载流子以有些随机的方式漂移，然后在光电二极管耗尽区中重新出现并聚积。可能的重新出现和聚积的这种“循环”随着发生深度而增加。因此，像素变得越小，可能的重新出现的循环覆盖的像素数量越多。这种后果导致随着光子波长的增加，调制传输函数(MTF)降级。
所以，指定为捕获较长波长的成像器能够通过增大像素尺寸从而提高像素的QE 而被最优化以改进系统的SNR。由于MTF随着波长增大而下降，更小像素对于分辨率目的的益处随着波长增大而减小。因此能够保持整个系统的分辨率，同时增大用于更长波长的像素尺寸，以便改进QE从而改进整个系统的SNR。尽管在许多实施例中，根据本发明实施例的成像器阵列利用了能够被制造的尽可能小的像素。所以，以上面概述的方式增大像素尺寸仅仅是能够被用于改进照相机的性能的一种技术，并且典型情况下选择的特定像素尺寸取决于特定应用。
3. 3. 3成像器优化
推行越来越小的像素已经鼓励像素设计者重新创制所述像素，使得它们共享邻域内的读出电路。例如，四个光电二极管的组可以共享同一复位晶体管、浮置扩散结点和源跟随放大器晶体管。当四个像素被安排在拜耳模式布局中时，四个像素的组覆盖捕获的全部可见光谱。在根据本发明实施例的成像器阵列中，这些共享的像素结构能够被改造以使得在焦平面中的像素性能适合给定的捕获带。在基于传统滤波器阵列的图像传感器中，这些结构被具有不同捕获带的像素共享的事实意味着典型情况下这些相同的技术用于实现性能改进是不可行的。以下讨论根据像素的捕获带，通过选择转换增益、源跟随增益和满阱容量，改进焦平面中像素的性能。尽管随后的讨论参考了 4T CMOS像素，但是在根据本发明实施例若干像素共享电路的任何成像器阵列中都能够实现对像素性能的类似改进。
3. 3. 3.1转换增益的优化
通过采用为每个不同捕获带定制的不同转换增益的像素，能够改进意在捕获光谱的特定子带的成像器阵列内的成像器的性能。通过改变“检测结点”^典型情况下浮置扩散电容器(FD)——的电容量大小，能够控制在典型的4T CMOS像素中的转换增益。电荷到电压的转换遵循方程V=Q/C，其中Q是电荷，C是电容量而V是电压。因此电容量越小，从给定电荷产生的电压就越高，因而像素的电荷到电压的转换增益就越高。不过，显然转换增益不能够无限地提高。如果FD的电容量变得太小，像素的表面满阱容量(该像素能够记录的光电子数量)将降低。这是因为来自光电二极管的电子传递到了 FD中，原因是作用在它们上的电位差。当电位差为零(或者在PF与FD之间存在着势垒)时电荷传递将停止。因此， 如果FD的电容量太小，在全部电子已经被传递出光电二极管之前电位平衡可能就达到了。
3. 3. 3. 2源跟随增益的优化
通过改变焦平面内的每个像素中的放大器特征，能够实现附加的性能增益。传统的4T CMOS像素中的放大器从源跟随晶体管构造。源跟随晶体管放大了横跨FD的电压，以便驱使像素信号沿着列线下到列电路，该信号在此随后被采样。
在制造期间通过改变注入掺杂等级，能够控制随着输入电压摆动(即源跟随放大器的增益)变化的输出电压摆动。给定像素光电二极管的满阱容量(以电子计)和FD的电容量，在源跟随晶体管的输入处的电压范围由关系式Vin=Vrst-Q/C建立，其中Vrst是FD的复位电压 ，Q是从光电二极管传递到FD的电子的电荷，而C是FD的电容量。
光电二极管是管脚相连的结构，使得可以积聚的电荷范围在O个电子与满阱容量之间。所以，对于给定光电二极管的满阱容量和给定FD的电容量以及源跟随的期望输出信号摆动，能够选择源跟随晶体管的最佳增益或接近最佳增益。
3. 3. 3. 3满阱容量的优化
能够执行的另一种优化是通过改变该光电二极管的满阱容量。光电二极管的满阱容量是光电二极管在其最高的耗尽状态下能够存储的电子的最大数量。通过光电二极管的 χ-y尺寸、形成二极管结构时注入的掺杂等级以及用于使该像素复位的电压，能够控制像素的满阱。
3. 3. 3. 4三参数优化
正如在先前部分中可见，为了改进成像性能，在具有相同捕获带的焦平面内配置像素时，存在着能够被调优的三个主要特征。对于全部三个参数的最佳解决方案取决于特定焦平面的目标行为。每个焦平面都能够对其被配置为捕获的光谱带进行定制。虽然能够使像素的设计最优化，但是在许多实施例中，仅仅关于特定捕获带改进像素的性能(即使此改进可能不是最优的)。某实例最优化如下，并且类似的过程能够用于仅仅关于特定的捕获带改进像素的性能
a.光电二极管满讲容量的优化
给定了光学器件的速度和滤色器的透射率，就有可能估计出对于给定最高光谱辐射在给定最短积分时间(比如50 μ s)将产生的电子数量。光谱的每个子带(颜色)将很可能具有不同数量的电子产生。对每个子带(颜色)，光电二极管的满阱容量都可以选择为使得在最短积分时间下该谱带内的最高辐射将充满阱。实现这个目标满阱容量的方法可以通过改变χ-y尺寸、改变在二极管制造期间的掺杂等级、改变该像素的复位电压或者两个或更多这些参数的组合。
b.转换增益的优化
下一个步骤是优化像素的转换增益。给定在满阱优化步骤中定义的电子数量，就能够选择用于浮置扩散的最佳电容量。最佳电容量是保持电位差以支持电荷从FD传递，使得在合理的持续时间内能够传递满阱容量的电容量。这种最优化的目的是选择可能的最低电容量，使得电荷到电压的转换增益尽可能的高，以便使得输入参考噪声最小，从而实现每个彩色信道的SNR最高。
c.源跟随增益的优化
一旦确定了最佳满阱容量以及电荷到电压的转换增益，就能够选择源跟随放大器的增益。FD复位电压(Vrst)与包含满阱电荷负载的FD电压之间的差异(Vrst-Q/C)能够界定源跟随放大器的最佳增益。源跟随增益界定了 Vrst与Vrst-Q/C之间的输出信号摆动。最佳的信号摆动由诸如模拟信号处理以及对像素输出信号进行采样和转换的A/D转换器的操作电压等参数定义。为每个彩色信道都选择源跟随增益以使其各自信号摆动全都彼此都匹配，并且匹配由模拟信号处理和A/D转换器电路支持的最大信号摆动。
以按捕获带的方式已经执行了这些像素级的最优化后，该系统对给定线性操作的每个捕获带将具有最高的SNR和动态范围。尽管以上介绍的过程是设计为关于最高的SNR 和动态范围提供最优的解决方案，但是在选择以上介绍的三个参数时也能够使用其他设计准则，以便关于特定的捕获带或应用特定的期望行为，提供改进的像素性能。
3. 3. 4动态范围定制
通过在同一光谱带内使用不同转换增益的像素，能够实现成像器阵列的进一步优化。例如，“绿色”成像器可以由具有两个或更多不同转换增益的像素构建。所以，每个“绿色”成像器包括的像素具有均一的转换增益，它不同于在该阵列中另一个“绿色”成像器中像素的转换增益。作为替代，每个成像器都可以由具有不同转换增益的像素镶嵌构建。
正如先前陈述，随着转换增益上升到超过了一定阈值，输入参考噪声持续降低，但是以损害有效满阱容量为代价。这种效果能够充分利用以得到具有更高动态范围的系统。 例如，全部“绿色”焦平面的一半可以使用对输入参考噪声和满阱容量都优化的转换增益 (“正常绿色”)构建。全部的“绿色”焦平面的另一半可以由具有更高转换增益从而更低的输入参考噪声和更低的有效满阱容量(“快速绿色”)的像素构建。具有较低亮度级的场景区域可以从(未饱和的)“快速绿色”像素恢复，而具有较亮的亮度级的区域可以从“正常绿色”像素恢复。结果是系统动态范围的整体提升。尽管以上讨论了“快速绿色”与“正常绿色”之间的焦平面的特定50/50分配，但是专用于“快速”成像的焦平面数量和专用于“正常”成像的焦平面数量完全取决于特定应用的需求。此外，专用于“快速”和“正常”成像的分开焦平面能够用于增大其他光谱带的动态范围，并且不仅仅限于增大成像器阵列捕获绿色光线的动态范围。
通过控制“快速”和“正常”绿色子阵列的积分时间，使得“快速”像素积分更长时间，可以实现类似的效果。不过在非固定场景中，这可能导致运动假象，因为和“正常”像素相比，“快速”像素将对场景运动积分更长时间，产生两个绿光信道之间外在的空间不一致， 这可能是不期望的。
尽管在某些具体实施例中已经介绍了本发明，但是对于本领域技术人员，许多另外修改和变化将是显而易见的。所以应当理解，本发明可以以专门介绍的方式以外的方式实践，包括尺寸、形状和材料上的多种变化，而不脱离本发明的范围和实质。因此，本发明的实施例无论从哪方面来看都应当被视为展示性的而不是限制性的。
3. 4外围电路
在常规的成像器中，典型情况下使用横跨每行像素行进的水平控制线以按行的方式存取像素。垂直地通过每个像素行进的输出信号线被用于将像素输出连接到列外围的采样电路。典型情况下，水平的控制线和输出信号线被实施为硅上的金属迹线。来自某行全部像素的输出在列外围电路被同时采样，并且使用列控制器被顺序地扫描出。不过，沿着成像器阵列全行K个像素的公共按行的存取没有使得这些成像器能够被独立地读出。正如以上指出，使用成像器阵列的许多益处来源于若干焦平面的独立性，以及成像器阵列分别控制由每个焦平面中的若干像素进行图像信息捕获的能力。分别控制信息捕获的能力意味着， 由焦平面中若干像素进行图像信息捕获能够被定制到该焦平面被配置为捕获的光谱带。在许多实施例中，提供分开的触发器时间的能力能够用在使用具有不同积分时间的焦平面对图像捕获同步时，以及用在捕获为了提供慢动作视频序列而能够被寄存的图像序列时。为了控制由成像器阵列内不同焦平面进行图像信息捕获，能够为每个焦平面都提供独立的读出控制。在几个实施例中，由于每个焦平面都具有相关联的行(列)控制器、列(行)读出电路以及专用的像素信号模拟处理器和数字转换器这个事实，成像器阵列具有独立的读出控制。在许多实施例中，使用焦平面之间共享的外围电路实现了由不同焦平面中的像素进行的图像信息捕获的分别控制。以下讨论了根据本发明实施例，使用专用外围电路和共享外围电路实施的成像器阵列。
3. 4.1专用的外围电路
图3展示了根据本发明实施例的包括多个具有独立的读出控制和像素数字化的焦平面的成像器阵列，其中每个焦平面都具有专用的外围电路。成像器阵列300包括多个像素子阵列或焦平面302。每个焦平面在其外围都具有专用的行控制逻辑电路304，受公共行计时控制逻辑电路306控制。尽管列电路和行解码器被显示为焦平面一侧的单一块，但是作为单一块的描绘纯属概念上的，并且每个逻辑块都能够分开在焦平面的左/右以及/ 或者顶/底之间，以实现像素间距加倍时的布局。以这种方式布局的控制和读出电路能够产生以下配置在列(行)电路的一排中对偶数列采样，而在另一排中对奇数列采样。
在包括MXN个焦平面的器件中，读出控制逻辑包括每行焦平面(N个)的M组列控制输出。每个列采样/输出电路308也都能够具有专用的采样电路，将捕获的图像信息转换为数字像素数据。在许多实施例中，采样电路包括模拟信号处理器(ASP)，它包括模拟前端(AFE)放大器电路和模拟数字转换器(ADC) 310。在其他实施例中，各种各样的模拟电路的任何一种都能够用于把捕获的图像信息转换为数字化的像素数据。ASP能够以多种方式实施，包括但是不限于，以每行周期X个像素转换而操作的单一 ASP，其中X是由列采样电路(如以流水线或SAR ADC)服务的该焦平面行中的像素数量，以每行周期I个像素转换而并行操作的X个ASP，或者以每行X/P个转换而操作的P个ASP (见下面的讨论)。公共读出控制电路312控制每个成像器中的若干列的读出。
在展示的实施例中，主控制逻辑电路314控制每个成像器的独立读出。主控制逻辑电路314包括高级别的计时控制逻辑电路，以便控制各个焦平面的图像捕获和读出过程。在许多实施例中，这个块的主控制部分能够实施若干特征，包括但是不限于错开图像读出的起始点，使得每个焦平面关于全局参考都具有受控的时间偏差；控制特定焦平面内若干像素的积分时间，以便提供被成像光谱带宽专用的积分时间；每个成像器的水平和垂直读出方向；对每个焦平面内若干像素的水平和垂直二次采样/合并/开窗口 ；每个焦平面的帧/行/像素速率；以及每个焦平面的断电状态控制。
主控制逻辑电路314处理对来自每个成像器的像素数据的收集。在许多实施例中，主控制逻辑电路将图像数据包装为构成的输出格式。假设使用少于MXN个输出端口输出图像数据(如有2个输出端口)，该成像器数据被时分多路传输到这些输出端口上。在许多实施例中，使用少量的存储器(FIFO)缓冲来自成像器像素的数据，直到输出端口 316上的下一个可用的时隙，并且主控制逻辑电路314或成像器阵列中的其他电路周期地向数据流插入若干代码提供信息，包括但是不限于，标识焦平面的信息、标识焦平面内行和/或列的信息，以及/或者标识一个或多个焦平面的捕获或读出过程开始/结束的相对时间的信息。 相对时间信息可以得自芯片上的计时器或计数器，这些瞬时值能够以或者帧速率或行速率在从每个成像器读出像素的开始/结束时捕获。也能够向数据输出添加另外的代码以指明若干运行参数比如(但是不限于)每个焦平面的积分时间以及通道增益。正如以下进一步的讨论，主机控制器完全能够把数据流再集合回到由每个焦平面所捕获的各幅图像中。在几个实施例中，成像器阵列包括足够的存储器以缓存来自全部焦平面的图像数据的至少完整行，以支持来自全部焦平面的图像数据的重排序和/或重定时，使得数据永远以相同的定时/或排序布局包装，无论运行参数如何，比如(但是不限于)积分时间和相对读出位置。在许多实施例中，成像器阵列包括足够的存储器以缓存来自全部焦平面的图像数据的至少完整线，以支持来自全部焦平面的图像数据的重排序和/或重定时，使得数据以方便的方式被包装，以便于主机对图像数据重建，例如对该图像数据重定时/重排序，把来自全部焦平面的数据对齐到全部焦平面的统一行起始位置，而不考虑相对读出位置。
3. 4. 2ASP 共享
图3展示的成像器阵列包括与每个焦平面相关联的单独ASP。在根据本发明的实施例能够构建的成像器阵列中，ASP或ASP的若干部分，比如(但是不限于)AFE或ADC在若干焦平面之间共享。图4展示了根据本发明实施例的在多个焦平面之间共享ASP的成像器阵列。成像器阵列300’利用ASP 310’对焦平面的MXN阵列的一列中的全部像素进行采样。在展示的实施例中，有M组模拟像素信号读出线连接到M个ASP。M组模拟像素信号读出线的每一组都具有N条单独线。M个ASP的每一个都顺序地处理其N个输入上的每个像素信号。在这样的配置中，ASP在N个输入的每个像素信号周期都执行至少N次处理，假设在其输入处的每个焦平面都处于活动状态。如果ASP的一个或多个焦平面输入处于不活动即断电状态，处理速率就可能降低(以便实现进一步的功耗节省)或者维持(以便实现帧率提高)。作为替代，公共的单模拟像素信号读出线能够由一列焦平面(N个)的全部列电路共享，使得ASP处理的时分多路传输功能能够通过由列读出控制块312’控制的顺序而实现。
尽管图4展示的成像器阵列包括共享ASP，但是根据本发明许多实施例的成像器阵列能够包括专用的AFE并共享ADC。在其他实施例中，AFE和ADC的共享比值不跟随相同数量的焦平面。在几个实施例中，每个焦平面都可以具有专用的AFE，但是两个或更多AFE 输出被输入到公共ADC。在许多实施例中，两个邻近焦平面共享同一 AFE，并且一个或多个这些焦平面对然后会被输入到某ADC中。所以，AFE和ADC能够在SOC成像器中不同焦平面之间共享，以适于根据本发明实施例的特定应用的各种各样不同方式的任何一种。
图4d展示了根据本发明的实施例，在成像器阵列中焦平面对之间共享ADC。在展示的实施例中，焦平面对之间共享ADC能够在成像器阵列内多对焦平面当中复制。图4e展示了根据本发明实施例，在成像器阵列中的焦平面对之间共享AFE以及四个焦平面的组之间共享ADC。图4e中展示的共享AFE和ADC能够在成像器阵列内多组四个焦平面当中复制。在许多实施例中，共享发生在焦平面对以及/或者三个或更多焦平面的组中。
在许多实施例中，每个焦平面内的像素在所有时间都经由相同的电路元件被一致地处理，使得它们具有一致的偏差和增益特征。在许多实施例中，控制和读出电路以及AFE 由公共时钟电路控制，使得每个焦平面的相位和时隙分配都是一致的。图4c展示了根据本发明的实施例，不同焦平面的列读出之间的相移实例。正如能够看到，根据本发明的实施例，每个焦平面中的列输出都被错开以便使共享ASP能够处理。
为了支持在某些焦平面不进行成像时使功率降低，在成像器阵列内利用的ASP、时钟以及偏压/电流模式能够支持多个采样率配置，使得采样率总是单焦平面的像素速率的 P倍，其中P是正被处理/采样的活动焦平面的数量。
图4展示的资源共享架构的旋转变化也能够实施，从而在MXN的行中(而不是在 MXN的列中)全部像素当中共享单ASP。这样的布局将因此涉及N个ASP的使用，每个都具有M个输入，或对M个焦平面公共的单一输入，并且由列读出控制块使用序列控制进行时分多路传输。
3. 4. 3列电路共享
在本发明的另一个实施例中，少于M*N个列电路用于对成像器阵列中焦平面的像素值进行采样。图4a展示了根据本发明实施例配置的成像器阵列301，使得成像器阵列的列内的各个焦平面共享公共列电路块308’，所以该设备仅仅利用了 M组列电路。M个列电路附带着M个ASP 310，。
在几个实施例中，列电路是时间共享的，使得它们能够从列电路之上或之下的焦平面中读出像素。图4f展示了根据本发明的实施例在成像器阵列内的焦平面对之间共享列电路。图4f所示的共享是图4a的特殊情况，其中M=2。由于在该对焦平面之间共享列电路，所以列电路以单焦平面所期望帧率的二倍速率运行。在许多实施例中，若干像素在列电路内或者以其模拟形式或者以其模数转换形式被相关、复式采样并读出。一旦最后的像素已经被转出(或者已经对全部列执行了模数转换)，该列电路就能够被复位以从先前像素阵列去除剩余电荷。然后能够使用第二时隙对第二焦平面进行相同操作。在展示的实施例中，焦平面对之间共享ADC能够在成像器阵列内多对焦平面当中复制。
在其他实施例中，图4a中展示的成像器阵列301的变种能够利用更多或更少的 ASP。此外，列电路308’能够被分开或组合以便形成多于或少于M个模拟输出用于数字化。 例如，成像器阵列能够设计为存在单一 ASP用于M个列电路的数字化。列电路的M个输出在到ASP的输入处被时分多路传输。在使用多于M个ASP的情况下，M个列电路的每一个都被进一步地划分，使得每个列电路都具有多于一个模拟输出用于数字化。这些方法在硅面积与功耗之间提供了折衷方案，因为ASP的数目越多，为满足目标读出速率(帧率)的每个 ASP就能够越慢。
对图4a中展示的实施例的结构修改是分离成像器阵列顶部与底部之间的M个列电路，所以存在着M*2个列电路块。在这样的修改中，M*2个列电路的每一个负责对焦平面列中的每个焦平面的仅仅一半像素进行采样(如每个焦平面内的全部偶数像素可以连接到阵列底部的列电路，而全部奇数像素可以连接到顶部的列电路)。仍然存在着M*X个列采样电路，不过它们在物理上被分开，使得存在着M*2组的X/2个列采样电路。图4b展示了根据本发明实施例，包括分开列电路的成像器阵列。成像器阵列301’使用了 M*2个列电路块 (308a，、308b’)以及M*2个ASP (310a’、310b’ )。正如以上讨论，也可以有比M*2个列电路更少或更多的ASP。图4g展示了根据本发明实施例，包括分离列电路的另一个变种，其中列电路被分离成顶部/底部，用于对偶数/奇数列进行采样，而间隙列电路在列电路以上和以下的焦平面之间是时间共享的。在展示的实施例中，根据本发明实施例，列电路分离和焦平面对之间列电路共享能够在成像器阵列内多对焦平面当中复制。此外，列电路的每一个都能够在上下焦平面之间共享(成像器阵列外围处的列电路除外)。
3. 4. 4ASP的数量和速率
对于根据本发明实施例的成像器阵列的列采样电路，存在着许多不同的布局。ASP 电路的布局往往遵循列采样电路的逻辑实施，使得覆盖X个像素的每个列电路使用单一 ASP,从而每个行周期执行X次转换。作为替代,每个列电路可以采用X个ASP,每个行周期执行一次转换。在一般的含义中，本发明的实施例对X个像素的每个列电路可以使用P个 ASP，使得每个行周期有X/P次转换。在采用这种方法的装置中，任何列电路中样本转换都能够并行化，使得整体ADC转换过程以较慢的速率发生。例如，在本文介绍的任何配置中， 有可能采取某种列电路布局，它使用P个ASP对许多像素(T)采样并执行模数转换，使得每个行周期有T/P次转换。给定了固定行周期(如同以固定帧率的情况)，每个ASP的单个转换速率以因子P降低。例如，假若有两个APS，每一个都以1/2的速率运行。如果有四个，每个ASP只必须以1/4的速率运行。在一般的含义中，根据本发明的实施例可以利用任何数量的ASP，以适于特定应用的速率运行而不考虑列电路的配置。
3. 4. 5行解码器的优化
根据本发明实施例的成像器阵列拥有在给定瞬间存取每个焦平面内不同行的能力，关于由每个焦平面的像素进行的图像信息捕获实现分开的操作参数。行解码器典型情况下从物理地址(表示为E位二进制数)到多至2e个“启用”信号(往往被称为“独热”表达) 的第一组合解码形成。例如，8位的物理地址被解码为256个“启用”信号，以便支持具有 256行像素的像素阵列中的寻址。这些“启用”信号的每一个都依次与像素计时信号逻辑地与，其结果然后被应用到像素阵列，以便启动基于行的像素操作比如像素复位和像素电荷传递。
行解码器能够优化以便通过共享二进制到 独热码解码逻辑缩小硅面积。本发明的许多实施例不是每个子阵列都具有完全功能的行解码器，包括二进制到独热码解码，而是对于成像器阵列内的焦平面的给定行具有单个的二进制到独热码解码器。这个解码器的“启用”输出被横跨全部焦平面发送到每个焦平面的每个行解码器(现在功能较少)。若干分开组的像素级计时信号将被专用于每个焦平面(由行计时和控制逻辑电路产生)，并且逻辑与函数将保留在每个焦平面的行解码器中。
以这样的模式的读出将在每个焦平面的专用时隙中执行，使得在照相机阵列中每行焦平面存在着M个时隙。第一焦平面内的第一行将被选择，并且像素级计时信号的专用组将被施加到其行解码器，而列电路将对这些像素进行采样。在下一个时隙，物理地址将改变以指向下一个焦平面中的期望行，并且另一组专用的像素级计时信号将被施加到其行解码器。同样，列电路将对这些像素进行采样。此过程将重复到照相机阵列中一行焦平面内的全部焦平面都已经被采样。当列电路可用于对来自成像器阵列中的另一行进行采样时， 此过程可以再次开始。
3. 5提供存储器结构以存储图像数据
由成像器阵列中的每个焦平面进行的图像信息捕获的分开控制的另外益处是有能力支持慢动作视频捕获而不增加各个焦平面的帧率。在慢动作视频中每个焦平面都以稍微偏移的时间点被读出。在传统的照相机中，帧之间的时间差(即捕获帧率)由单帧的读出时间指示。在对各个焦平面的独立读出时间提供支持的成像器阵列中，帧之间时间差可以小于单帧的读出时间。例如，当一个焦平面正在其帧的读出过程中时，另一个焦平面可以开始其帧的读出。所以实现了捕获速率的明显加倍，而不需要焦平面以双倍速度运行。不过， 从照相机输出图像流时，来自全部焦平面的这种交叠帧读出意味着有连续的图像输出。
典型情况下，照相机系统使用了图像数据读出或显示之间的一段时间，称为消隐期。许多系统需要这种消隐期以便执行附加的操作。例如，在CRT中使用消隐间隔把电子束从某线或帧的结束重新配置到下一条线或帧的起点。在成像器中典型情况下线之间存在着消隐间隔，以便允许下一条线的像素被寻址并且在其中的电荷被采样电路采样。在帧之间也能够有消隐间隔以允许比帧读出时间更长的积分时间。
对于根据本发明实施例以慢动作捕获模式操作的阵列照相机，帧读出是全部焦平面中的时间偏差，使得全部焦平面将在不同的时间点进入其消隐间隔。所以，典型情况下将不存在无图像数据传输的时间点。根据本发明实施例的阵列照相机可以包括在图像数据读出通道中的重定时FIFO存储器，使得在传输期间能够引入人为消隐期。重定时FIFO临时地存储在引入消隐间隔的时间点期间要从全部焦平面传送的图像数据。
3. 6成像器阵列的平面底图
根据本发明实施例的成像器阵列可以包括为了最小化某些设计约束边界内的硅面积而优化的平面底图。这样的设计约束包括由光学系统强加的约束。形成每个焦平面的像素子阵列能够被放置在位于成像器阵列之上的透镜阵列的每个独立透镜方阵的成像圈内。所以，典型情况下透镜元件的制造过程对成像器强加了最小间隔距离(即焦平面之间最小间距)。来自光学约束的焦点间隔中另一项考虑是能够容忍的杂散光幅度。为了限制焦平面之间的光学串扰，根据本发明实施例的许多照相机阵列使各个焦平面在光学上彼此隔离。在透镜方阵内的邻近焦平面的光路之间可以创建不透明屏蔽。不透明屏蔽向下延伸到传感器保护玻璃，并且能够起到向传感器提供光学器件接合表面和背面聚焦隔离层的补充目的。不透明屏蔽进入到透镜的成像圈能够在某种程度上引起反射返回到焦平面中。在许多实施例中，光学器件与成像器阵列之间的复杂相互影响引起了迭代过程的使用，以收敛到使特定应用的设计约束达到平衡的适宜解决方案。
焦平面之间的空间(即间隔距离)能够用于实施控制电路以及采样电路，包括(但是不限于)成像器阵列运行期间所利用的ASP电路或其他电路。成像器阵列内的逻辑电路也可以分解并使用自动放置和路线选择技术在相邻焦平面之间间隔距离内实施。
尽管以上介绍了对成像器阵列平面底图的特定约束，但是根据本发明的实施例， 能够对平面底图上设置其他的约束，使得能够在该器件的不同区域中实施成像器阵列的多个逻辑电路。在许多实施例中，诸如像素尺寸/性能、阵列照相机的光学系统、硅不动产成本以及制造该成像器阵列所用的制造过程等需求都能够驱使成像器阵列整体架构和平面底图中的微小变化。
3. 6.1采样的多样性
在许多实施例中，平面底图还容纳了若干焦平面，它们被设计为容纳某布局，它生产优选的场景采样多样性(即一个焦平面内的像素正在收集来自关于成像器阵列内的其他焦平面稍微移动的视野中的光线)。这可以通过各种各样的技术实现。在几个实施例中，实现采样多样性的方式为构造成像器阵列时，通过若干焦平面与其各自透镜之间对齐时的相对亚像素移位，使得若干焦平面相对地偏移其各自光路中心不同亚像素量。在许多实施例中，以图像中亚像素移位对应的角度(小于单个像素所对应的立体角的量)稍微不同地“瞄准”光学视野。在许多实施例中，利用若干焦平面之间的少许显微透镜移位改变由显微透镜所捕获的光线的具体立体角(它使得光线变向到像素)，从而 实现了少许亚像素移位。在某些实施例中，构建焦平面时在若干焦平面之间若干像素具有像素间距的微小差异，所以提供了采样多样性，与光学对准的公差无关。例如，以具有2. 0μπι、2. 05μπι、2. 1μπι、2. 15 μ m 和2. 2 μ m尺寸的长度和宽度维度的像素的若干焦平面能够构建4X4的成像器阵列。在其他实施例中，在适于特定应用时能够使用各种各样的像素维度和/或技术的任何一种改进在成像器阵列内的若干焦平面当中的采样多样性。
4.焦平面计时和控制电路
返回参考图la，根据本发明实施例的成像器阵列可以包括焦平面计时和控制电路 154，它控制着成像器阵列内每个焦平面中像素的复位和读出(因此积分)。为了提供读出和积分时间控制的灵活性，根据本发明实施例的成像器阵列的能力能够启用若干特征，包括 (但是不限于)闻动态范围成像、闻速视频和电子图像稳定。
传统的成像器传感器在像素阵列中名义上采用了两个滚动地址指针，其任务是指明接收像素级电荷传递信号以及“行选择”信号的行，用于把给定行连接到列线，启动对像素的检测节点进行采样。在根据本发明实施例的许多SOC图像阵列中，这两个滚动地址指针被扩展为2XMXN个滚动地址指针。用于每个焦平面的指针对既能够寻址每个焦平面内的相同行，也能够关于全局参考彼此偏移。
图4h展示了根据本发明实施例的焦平面计时和控制地址指针电路。焦平面计时和控制电路400包括全局行计数器402以及与每个焦平面相关联的读指针地址逻辑电路 404和复位指针地址逻辑电路406。全局行计数器402是对像素的行进行采样的全局参考。 在许多实施例中，全局行计数器402从O计数到焦平面内的总行数。在其他实施例中，使用了替代的全局行计数器以适合特定应用的需要。读指针地址逻辑电路404和复位指针地址逻辑电路406按照诸如读出方向和开窗口等设置，将全局行计数器的值翻译为阵列内的物理地址。在展示的实施例中，有MXN个读指针和复位指针地址逻辑电路。每个焦平面读出和复位位置的基于行的计时位移(FP_offset[X，y])被提供给读指针地址逻辑和复位指针地址逻辑电路。这些计时位移能够被存储在成像器阵列内的配置寄存器中。计时位移值能够被添加到全局行计数器的值(以总行数为模)，然后由读指针地址逻辑和复位指针地址逻辑电路翻译为物理地址。以这种方式，能够给每个焦平面都提供可编程计时偏移量。在几个实施例中，根据阵列照相机的不同操作模式配置计时偏移量。
5.系统电源管理和偏压发生
系统电源管理偏压发生电路被配置为向模拟电路提供电流和/或电压参考，比如 (但是不限于)若干参考电压，ADC将对照其测量要被对照转换的信号。此外，根据本发明实施例的系统电源管理和偏压发生电路在某些电路因为节电原因不使用时能够关断到它们的电流/电压参考。以下讨论根据本发明实施例，使用电源管理电路能够实施的其他电源管理技术。
5.1电源优化
根据本发明实施例的成像器阵列中的主控制块能够管理成像器阵列的功耗。在许多实施例中，在期望的输出分辨率低于器件的完全性能的操作模式期间，主控制块通过“关断”某些焦平面而降低功耗。在这样的模式下，与不使用的焦平面相关联的放大器、偏压发生器、ADC以及其他钟控电路都被置于较低功率的状态下，以便最小化或消除静态和动态电力汲取。
5.1.1防止成像器断电期间的载流子迁移
尽管焦平面正处于断电状态，但是光线仍入射到其子阵列中的像素上。入射光子将继续在硅基底中产生电荷载流子。如果让断电焦平面中的像素浮置，电荷载流子将填满像素阱并耗尽电位势垒，使其不能够陷捕任何进一步的载流子。由持续光子通量产生的过多载流子然后将留在基底处漂移。如果这些过多载流子从不活动焦平面漂移到活动焦平面中，并且在该活动焦平面中像素的阱中聚集，它们将被错误地度量为该像素内产生的光电子。结果可能表现为从不活动邻居迁移到活动焦平面中的自由载流子的涨落导致的围绕活动成像器外围的模糊现象。
为了减缓过多载流子从不活动焦平面迁移，不活动焦平面的像素中的光电二极管经由每个像素内的晶体管开关被连接到电源，使得像素阱被保持开放到其最高电位。保持阱开放让光电二极管能够不断地收集由入射光产生的载流子，从而减小了载流子从不活动成像器迁移的问题。每个像素中的晶体管都是正常像素结构的一部分，即传输门，它是连同向晶体管发信号以保持阱开放的行控制器一起的主控制逻辑。
5.1. 2备用模式
在许多实施例中，参考像素用在暗电流和FPN的校准中。在几个实施例中，电源管理电路被配置为能够以保持参考像素活动的方式使焦平面中的像素断电。在几个实施例中，实现这一点的方式为在读出参考像素期间对ASP供电但是其他情况下保持该ASP在低功率模式。以这种方式，当焦平面被唤醒时该焦平面能够通过减少对暗电流和FPN的校准需求而更快速地被激活。在许多实例中，在焦平面的低功率状态期间当参考像素被断电时进行 关于暗电流和FPN的校准。在其他实施例中，各种各样的电路部分供电的任何一种都能够用于减少由根据本发明实施例的焦平面及其相关联外围电路所汲取的电流。
6.焦平面数据校对和组帧逻辑
再次参考图la，根据本发明几个实施例的成像器阵列包括焦平面数据整理和组帧逻辑电路，它负责捕获来自若干焦平面的数据并根据预定的容器格式把该数据包装到容器中。在许多实施例中，该电路也准备用于传输的数据，方式为执行若干数据变换，包括但是不限于对该数据的任何位缩减(如10位到8位的转换)。
尽管以上介绍了特定成像器阵列的结构，但是替代成像器阵列的结构也能够用于实施基于若干需求的成像器阵列，包括但是不限于，像素尺寸/性能、阵列照相机的光学系统、硅不动产成本以及制造根据本发明实施例的成像器阵列所用的制造过程。此外，使用 各种各样形状的像素的任何一种，包括但是不限于正方形像素、长方形像素、六边形像素以及各种各样的像素形状，都能够实施根据本发明实施例的成像器阵列。所以，本发明的范围不应当由展示的实施例确定，而是由附带的权利要求书及其等效内容确定。
权利要求
1.一种成像器阵列，包括 多个焦平面，其中每个焦平面包括二维的像素布局，每个维度具有至少两个像素，并且每个焦平面被包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内； 控制电路，被配置为控制由所述焦平面内的像素进行的图像信息捕获，其中所述控制电路被配置，使得至少两个焦平面内的像素进行的图像信息捕获分开控制；以及 采样电路，被配置为将像素输出转换为数字像素数据。
2.根据权利要求1的成像器阵列，其中，所述多个焦平面被安排为二维焦平面阵列，在一个维度中具有至少三个焦平面。
3.根据权利要求1的成像器阵列，其中，所述多个焦平面被安排为二维焦平面阵列，在两个维度中具有至少三个焦平面。
4.根据权利要求1的成像器阵列，其中，所述多个焦平面被安排为焦平面的NXM阵列，包括被配置为捕获蓝光的至少两个焦平面、被配置为捕获绿光的至少两个焦平面和被配置为捕获红光的至少两个焦平面。
5.根据权利要求1的成像器阵列，其中，每个焦平面包括若干行和若干列像素。
6.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制像素的复位而控制由所述像素进行的图像信息捕获。
7.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制像素的读出而 控制由所述像素进行的图像信息捕获。
8.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制每个像素的积分时间而控制图像信息的捕获。
9.根据权利要求1的成像器阵列，所述控制电路被配置为通过控制所述采样电路的增益而控制图像信息的处理。
10.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制每个像素的暗电平校准而控制图像信息的处理。
11.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制读出方向而控制图像信息的捕获。
12.根据权利要求11的成像器阵列，其中，所述读出方向选自包括以下项的组 顶到底；以及 底到顶。
13.根据权利要求11的成像器阵列，其中，所述读出方向选自包括以下项的组 左到右；以及 右到左。
14.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制所关注的读出区域而控制图像信息的捕获。
15.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制水平二次采样而控制图像信息的捕获。
16.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制垂直二次采样而控制图像信息的捕获。
17.根据权利要求1的成像器阵列，其中，所述控制电路被配置为通过控制像素电荷组合而控制图像信息的捕获。
18.根据权利要求1的成像器阵列，其中，所述成像器阵列是单块集成电路成像器阵列。
19.根据权利要求1的成像器阵列，其中，至少一个焦平面中相邻像素的二维阵列具有相同的捕获带。
20.根据权利要求19的成像器阵列，其中，所述捕获带选自包括以下项的组 蓝光； 冃尤; 包含可见光和近红外光的扩展色光； 绿光； 红外光； 品红光; 近红外光； 红光； 黄光；以及 白光。
.21.根据权利要求1的成像器阵列，其中， 第一焦平面中相邻像素的第一阵列具有第一捕获带； 第二焦平面中相邻像素的第二阵列具有第二捕获带，其中所述第一和第二捕获带相同； 所述外围电路被配置，使得所述相邻像素的第一阵列的积分时间是第一时段；以及所述外围电路被配置，使得所述相邻像素的第二阵列的积分时间是第二时段，其中所述第二时段长于所述第一时段。
21.根据权利要求1的成像器阵列，其中，至少一个所述焦平面包括相邻像素的阵列，其中相邻像素的阵列中的像素被配置为捕获不同颜色的光。
22.根据权利要求21的成像器阵列，其中，相邻像素的阵列采用拜耳滤波器模式。
23.根据权利要求22的成像器阵列，其中， 所述多个焦平面被安排为2X2的焦平面阵列； 所述焦平面阵列中的第一焦平面包括采用拜耳滤波器模式的相邻像素的阵列； 所述焦平面阵列中的第二焦平面包括被配置为捕获绿光的相邻像素的阵列； 所述焦平面阵列中的第三焦平面包括被配置为捕获红光的相邻像素的阵列；以及 所述焦平面阵列中的第四焦平面包括被配置为捕获蓝光的相邻像素的阵列。
24.根据权利要求22的成像器阵列，其中，所述多个焦平面被安排为二维焦平面阵列，在一个维度中具有至少三个焦平面。
25.根据权利要求22的成像器阵列，其中，所述多个焦平面被安排为二维焦平面阵列，在两个维度中具有至少三个焦平面。
26.根据权利要求1的成像器阵列，其中，所述控制电路包括全局计数器。
27.根据权利要求26的成像器阵列，其中，所述控制电路被配置为错开图像读出的起始点，使得每个焦平面具有关于全局计数器的受控时间偏移。
28.根据权利要求26的成像器阵列，其中，所述控制电路被配置为使用所述全局计数器，根据所述焦平面中像素的捕获带，分开地控制每个焦平面中所述像素的积分时间。
29.根据权利要求26的成像器阵列，其中，所述控制电路被配置为根据所述全局计数器，分开地控制每个焦平面的帧率。
30.根据权利要求26的成像器阵列，其中，所述控制电路进一步包括每个焦平面的一对指针。
31.根据权利要求30的成像器阵列，其中，所述指针之间的偏移指定积分时间。
32.根据权利要求30的成像器阵列，其中，所述指针之间的偏移是可编程的。
33.根据权利要求1的成像器阵列，其中，所述控制电路包括每个焦平面专用的行控制器。
34.根据权利要求1的成像器阵列，其中， 所述成像器阵列包括MXN个焦平面的阵列； 所述控制电路包括单行解码器电路，被配置为针对M个焦平面的每行中的每行像素。
35.根据权利要求34的成像器阵列，其中， 所述控制电路被配置为产生第一组像素电平计时信号，使得所述行解码器和列电路对第一焦平面内的第一行像素采样；以及 所述控制电路被配置为产生第二组像素电平计时信号，使得所述行解码器和列电路对第二焦平面内的第二行像素采样。
36.根据权利要求1的成像器阵列，其中，每个焦平面具有专用的采样电路。
37.根据权利要求1的成像器阵列，其中，所述采样电路的至少一部分由多个所述焦平面共享。
38.根据权利要求37的成像器阵列，其中， 所述成像器阵列包括MXN个焦平面的阵列；以及 所述采样电路包括M个模拟信号处理器ASP，每个ASP被配置为对从N个焦平面读出的像素采样。
39.根据权利要求38的成像器阵列，其中， 每个ASP被配置为经由N个输入接收来自所述N个焦平面的像素输出信号；以及 每个ASP被配置为在其N个输入上顺序地处理每个像素输出信号。
40.根据权利要求38的成像器阵列，其中， 所述控制电路被配置，使得单一公共模拟像素信号读出线由一组N个焦平面中全部像素共享；以及 所述控制电路被配置为控制图像数据的捕获以对由M个ASP中的每一个接收的所述像素输出信号进行时分多路传输。
41.根据权利要求37的成像器阵列，其中， 所述成像器阵列包括MXN个焦平面的阵列； 所述采样电路包括多个模拟信号处理器ASP，每个ASP被配置为对从多个焦平面读出的像素采样； 所述控制电路被配置，使得单一公共模拟像素信号读出线由所述多个焦平面中全部像素共享；以及所述控制电路被配置为控制图像数据的捕获以对由多个ASP中的每一个接收的所述像素输出信号进行时分多路传输。
42.根据权利要求1的成像器阵列，其中，所述采样电路包括模拟前端AFE电路以及模数转换ADC电路。
43.根据权利要求42的成像器阵列，其中，所述采样电路被配置，使得每个焦平面具有专用的AFE以及至少一个ADC在至少两个焦平面之间共享。
44.根据权利要求43的成像器阵列，其中，所述采样电路被配置，使得至少一个ADC在一对焦平面之间共享。
45.根据权利要求43的成像器阵列，其中，所述采样电路被配置，使得至少一个ADC在四个焦平面之间共享。
46.根据权利要求45的成像器阵列，其中，所述采样电路被配置，使得至少一个AFE在至少两个焦平面之间共享。
47.根据权利要求46的成像器阵列，其中，所述采样电路被配置，使得至少一个AFE在一对焦平面之间共享。
48.根据权利要求47的成像器阵列，其中，所述采样电路被配置，使得每对都共享AFE的两对焦平面共同地共享ADC。
49.根据权利要求1的成像器阵列，其中，所述控制电路被配置为分开地控制每个焦平面及相关联的AFE电路或其中的处理时隙的断电状态。
50.根据权利要求49的成像器阵列，其中，所述控制电路配置至少一个不活动焦平面的像素处于不变的复位状态。
51.根据权利要求1的成像器阵列，其中，至少一个焦平面包括参考像素以校准使用所述焦平面捕获的像素数据。
52.根据权利要求51的成像器阵列，其中， 所述控制电路被配置为分开地控制所述焦平面的相关联的AFE电路或其中的处理时隙的断电状态；以及 所述控制电路被配置为使所述焦平面的相关联的AFE电路或其中的处理时隙断电而不使所述相关联的AFE电路或其中的处理时隙断电以读出所述焦平面的所述参考像素。
全文摘要
描述了根据本发明的实施例被配置为在阵列照相机中使用的成像器阵列的架构。本发明的一个实施例包括多个焦平面，其中每个焦平面包括二维的像素布局，每个维度具有至少两个像素，并且每个焦平面被包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内；控制电路，被配置为控制由所述焦平面内的像素进行的图像信息捕获，其中所述控制电路被配置，使得至少两个焦平面内的像素进行的图像信息捕获分开控制；以及采样电路，被配置为将像素输出转换为数字像素数据。
文档编号H04N5/247GK103004180SQ201180031287
公开日2013年3月27日 申请日期2011年5月12日 优先权日2010年5月12日
发明者B·帕因, A·K·J·麦克玛霍恩 申请人:派力肯影像公司