专利名称：一种网络时钟同步系统及其方法
技术领域：
本发明涉及本发明涉及时钟同步领域，尤其涉及到一种网络时钟同步系统及其方法。
背景技术：
标准IEEE1588提供了一种主从设备间通过交换报文实现同步的机制，其中涉及主时钟设备MASTER和从时钟设备SLAVE。SLAVE需要向MASTER同步。该同步过程具体地分两个步骤，第一歩偏移測量，第二步延迟测量。偏移测量阶段用来修正MASTER和SLAVE的时间差。在这个偏移修正过程中，MASTER周期性发出ー个确定的同步信息(简称Sync信息)。它包含了ー个时间戳(timestamp)，精确地描述了数据包发出的预计时间。如图1，假设同步之前MASTER的时间为Tm=1050s，而SLAVE的时间为Ts = IOOOs0 MASTER测量出发送的准确时间TMl = 1051s,而SLAVE测量出接收的准确时间TSl = 1002s，从而计算出SLAVE与MASTER之间的偏移offset = TSl-TMl-Delayms = 1002-1051-0 = -49，Delaynis 是 MASTER 到 SLAVE 的网络传输延时，此时假设为O ;经过调整在下个周期内，TS2 = 1053s，此时Offset = TS2-TM2_Delay=1053-1053-0 = O。延迟测量(delay measurement)阶段用来测量网络传输造成的延迟时间。为了测量网络的传输延时，IEEE1588定义了一个延迟请求信息包(Delay Request Packet)，简称Delay_Req,如图 2。SLAVE在收到Sync信息后在TS3时刻发出延迟请求信息包Delay_Req，MASTER收到Delay_Req后在延迟响应信息包(Delay Request Packet, Delay_Resp)标示出准确的接收时间TM3，并发送给SLAVE，因此SLAVE就能非常准确地计算出网络的总延时(Delay = Delayms+Delaysm),通过Delay/2计算出网络的传输延时，Delay =(TS2-TM2) + (TM3-TS3)/2 = 0+(1082-1080)/2 = I。此时得出 Delay = I，就可以计算实际SLAVE 与 MASTER 之间的偏移 offset，Offset = TS4_TM4_Delay = 1083-1083-1 = -I。得到实际的偏移offset，就可以对SLAVE本地时钟进行调整，最终达到同步。从上面的计算过程可以看出，在延时测量中以ー个假设为前提，即传输介质是对称均匀的。然而网络中间节点在传输报文时具有包负载延时的不确定性，导致1588报文的包延时不对称，即Delayms与Delaysm不相等。而且前反向通道的负载流量不一样,特别在多级交换、网络流量大的情况下，报文延迟会受到很大影响，从而导致SLAVE恢复的时钟出现抖动。
针对网络延时不确定的问题，目前的做法是通过对设备的级联级数进行限制，或者要求网络设备具有时间补偿功能。但是，这样会有两个问题一是对现有的网络，无法改变其级数或者要求其支持时钟补偿功能；ニ是支持时钟补偿功能的设备成本高，对新建设的网络成本要求较高。因此，需要一种新的方案，能够在不改变目前系统的情况下，低成本减小时钟抖动对系统的影响，増加对时钟同步的保护。
发明内容
本发明要解决的主要技术问题是，提供一种网络时钟同步系统及其方法，能够在不改变目前系统的情况下，低成本减小时钟抖动对系统的影响，増加对时钟同步的保护。为解决上述技术问题，本发明提供一种网络时钟同步系统，其具体技术方案如下 —种网络时钟冋步系统，其特征在于，包括王时钟设备、从时钟设备、时钟保护装置；所述时钟保护装置用于获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一PPlS(pulse perI second,姆秒脉冲)；所述时钟保护装置还用于获取參考源的时钟信息，根据该时钟信息生成第二PP1S，并将所述第一 PPlS与所述第二 PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。进ー步地，所述时钟保护装置用于将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动进ー步地，所述时钟保护装置与所述从时钟设备位于同一级网络，所述时钟保护装置连接在所述从设备所在ー级的交換机上。进ー步地，所述时钟保护装置与所述从时钟设备位于同一级网络，所述时钟保护装置与所述从时钟设备相连。进ー步地，所述时钟保护装置位于所述从时钟设备的上ー级网络。进ー步地，所述时钟保护装置包括FPGA可编程逻辑器件、GPS模块、PHY芯片；所述GPS模块用于接收GPS时钟信息生成第二 PP1S，并将第二 PPlS传输给所述FPGA可编程逻辑器件；所述PHY芯片用于获取所述主时钟设备与所述从时钟设备之间交互的报文，并传输给所述FPGA可编程逻辑器件；所述FPGA可编程逻辑器件用于根据所述报文获得所述时间偏移信息和网络延时信息，根据所述时间偏移信息和网络延时信息生成第一 PPlS ;并将所述第一 PPis与所述第ニ PPis的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。为了解决上述的技术问题，本发明还提供了ー种网络时钟同步方法，其具体技术方案如下ー种网络时钟同步方法，其特征在于，包括以下步骤从时钟设备和时钟保护装置分别与主时钟设备进行时钟同步；时钟保护装置获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS ；时钟保护装置获取參考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPlS与所述第二PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。进ー步地，所述将所述第一 PPlS与所述第二 PPlS进行比较，判断比较的结果是否在预设范围之内的处理过程包括将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内，若不在预设范围之内，则判断此时网络延时导致时钟抖动。进ー步地，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步的过程包括从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步进ー步地，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步 的过程包括位于同一级网络且相连的从时钟设备和从时钟设备，分别与所述主时钟设备进行时钟同步。进ー步地，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步的过程包括从时钟设备与主时钟设备进行时钟同步，位于从时钟设备的上一级网络中的时钟保护装置与主时钟设备进行时钟同歩。进ー步地，所述时钟保护装置获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS的处理过程包括以下步骤PHY芯片获取所述主时钟设备与所述从时钟设备之间交互的报文，并传输给所述FPGA可编程逻辑器件；FPGA可编程逻辑器件用于根据所述报文获得所述时间偏移信息和网络延时信息， 根据所述时间偏移信息和网络延时信息生成第一 PPlS ；所述时钟保护装置获取參考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPis与所述第二PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动的具体处理过程包括以下步骤GPS模块用于接收GPS时钟信息生成第二 PP1S，并将第二 PPlS传输给所述FPGA可编程逻辑器件；FPGA可编程逻辑器件将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。本发明的有益效果是本发明在网络时钟同步系统中设置时钟保护装置接收系统内部的时钟同步信息和其他时钟參考源的时钟信息，并将两种信息进行比较判断同步信息的偏差和时钟同步的稳定性，并且当系统出现较高偏差吋，对从时钟设备进行校正和告警，从而保持整个系统的时钟同步；时钟保护装置可以设置在不同级网络层上，可以满足在实际情况下，随时保持整个系统的时钟同步。
图I为偏移测量过程的不意图；图2为延迟测量过程的示意图；图3为本发明实施例一网络时钟同步系统的第一种结构示意图；图4为本发明实施例一网络时钟同步系统的第二种结构示意图；图5为本发明实施例一网络时钟同步系统的第三种结构示意图；
图6为本发明实施例ニ网络时钟同步系统的结构示意图；图7为本发明实施例三网络时钟同步方法框架流程图。
具体实施例方式下面通过具体实施方式
结合附图对本发明作进ー步详细说明。实施例一请參考图3，为本实施例网络时钟同步系统。本实施例网络时钟同步系统包括主时钟设备、从时钟设备、时钟保护装置；时钟保护装置用于获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS ；时钟保护装置还用于获取參考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPis与所述第二PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。本实施例网络时钟同步系统中的时钟保护装置可以与所述从时钟设备位于同一级网络。如图4所示，时钟保护装置与从时钟设备连接到同一级的交換机上。时钟保护装置发现同步信息出现偏差吋，时钟保护装置向所有同一级SLAVE发送告警及相关信息(包括但不限于误差补偿信息等)，从而保持整个系统的同歩。其具体工作过程如下步骤一，在SLAVE所在一级交换机上连接时钟保护装置；步骤ニ，上电后，在SLAVE和MASTER时钟同步的同时，时钟装置也于MASTER进行时钟同步；步骤三，时钟保护装置同时接收时钟參考源的时钟同步信息，如GPS时钟信息；生成第二 PPlS ；步骤四，时钟保护装置获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS ;计算出第一PPlS与第二 PPlS之间的相位差；步骤五，时钟保护装置判断相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动；时钟保护装置对所述从时钟设备进行告警和校正；例如得到上述相位差后，判断该相位差是否在预先设定的范围内，若超出了该范围，则判定此时需对从时钟设备进行告警和校正，时钟装置会向其所在的同级交换机上的SLAVE发布告警信息和校正信息。本实施例的时钟保护装置还可以发送以太网报文，将告警信息和校正信息发送给从时钟设备。从时钟设备收到告警信息后,根据报文内容调整本地时钟。本实施中的时钟保护装置也可直接与需要保护的SLAVE相连，如图5所示。这时时钟装置从SLAVE中获取系统网络的时钟信息，其工作的过程跟上述连接在交換机上的时钟保护装置工作的过程大致一祥，只是时钟保护装置的信息传递都是经过SLAVE，而上述时钟保护装置是经过交換机。上述时钟保护装置都设置在于SLAVE的同一级，这为了使时钟保护装置获得的信息准确且不延时。但时钟保护装置也可以设置在与SLAVE不同网络级，如可以将时间保护装置设置在SLAVE的上ー级网络，如图6所示，该时钟保护装置连接在SLAVE上ー级的交換机上。虽然此时时钟保护装置在SLAVE上会因为网络的延时，使得获得的信息不准确，但只需相应的对预设范围进行调整，也是可以判断SLAVE的延时，减小时钟抖动对系统的影响，増加对时钟同步的保护，并且位于不同级网络可以为实际应用带来方便。本实施例中參考源不仅限于GPS，还可以是其他參考源。实施例ニ 如图6所示，本实施例是实施例一网络时钟同步系统基础上将时钟保护装置的功能细化到时钟保护装置中的具体模块或器件，时钟保护装置可以包括FPGA可编程逻辑器件、GPS模块、PHY芯片；GPS模块用于接收GPS时钟信息生成第二 PP1S，并将第二 PPlS传输给所述FPGA可编程逻辑器件；PHY芯片用于获取所述主时钟设备与所述从时钟设备之间交互的报文，并传输给所述FPGA可编程逻辑器件；FPGA可编程逻辑器件用于根据报文获得时间偏移信息和网络延时信息，根据所述时间偏移信息和网络延时信息生成第一 PPlS ;并将第一 PPlS与第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。FPGA可编程逻辑器件可以根据判断结果对所述从时钟设备进行告警和校正，若相位差不在预设范围之内，则FPGA可编程逻辑器件生成告警报文和校正信息通过所述PHY发送给所述从时钟设备，从时钟设备收到告警信息和校正信息后，根据报文内容调整本地时钟，保持系统的时钟同步。本实施例FPGA可编程逻辑器件根据所述时间偏移信息和网络延时信息生成第一PPis具体过程是FPGA可编程逻辑器件将时间偏移信息和网络延时信息汇总为从时钟同步设备总延迟时间信息，然后FPGA可编程逻辑器件可以通过晶振产生第一 PP1S。本实施例PPlS的生成方法是但不限于晶振。本实施例中參考源不仅限于GPS，还可以是其他參考源。本实施例的PHY芯片与FPGA间可以通过MII接ロ进行连接实施例三请參考图7，为本实施例网络时钟同步方法的流程框架图。本实施例的网络时钟同步方法包括以下步骤从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步；发送的第二时钟信息，并根据第一时钟信息和第二时钟信息生成第一 PPlS ；
时钟保护装置还获取參考源的第三时钟信息，根据第三时钟信生成第二 PP1S，并计算出所述第一PPis与所述第二PPlS的相位差，判断相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。
本实施例将结合基于IEEE1588协议的网络时钟同步系统来详细说明本发明的技术方案。本实例系统的结构示意图类似于图7.本实施例网络时钟同步系统的工作过程如下第一歩，通过网ロ连接到需要保护的ー级SLAVE的交换机上。第二步，上电后，FPGA进行配置加载，通过与PHY的MII接ロ接收报文。在SLAVE向MASTER同步的过程中，FPGA接收MASTER发送的Sync和Follow_Up报文，计算与MASTER的时间偏移。当FPGA接收到SLAVE发送的Delay_Req报文时，记录下Delay_Req报文中的original Timestamp。当接收到MASTER 发送的 Delay_Resp 报文时，记录下 receive Timestamp。
将记录下的receive Timestamp 和 original Timestamp 相减，再除以 2,得到MASTER和SLAVE的网络延时。然后根据MASTER的时间偏移MASTER和SLAVE的网络延时使SLAVE和时钟保护装置与MASTER时钟同步。第三步，FPGA根据MASTER和SLAVE发送的时间戳，得出SLAVE与MASTER的时间偏移和网络延时信息生成PP1S。第四歩，GPS模块通过天线接收GPS信号，经过接收机解析，输出时钟基准PPlS给FPGA。第五步，FPGA比较计算出1588的PPlS和GPS产生的PPlS相位差。第六步，当发现1588的PPlS和GPS产生的PPlS相位差超出正常范围时，表示目前的网络延时导致时钟抖动。此时FPGA生成告警报文通过PHY发送给同一级的SLAVE，并根据之前的记录数据发送校正信息。第七步，时钟保护装置不断更新1588的PP1S，并与GPS产生的PPlS比较计算差异，实时监控时钟是否正常。上述系统中的FPGA可编程逻辑器件用于实现1588报文生成PP1S、GPS与1588的PPlS鉴相和异常时的告警报文生成；PHY芯片用于传送以太网报文，包括1588和告警。PHY芯片与FPGA间可以通过MII接ロ进行连接。以上内容是结合具体的实施方式对本发明所作的进ー步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1.一种网络时钟同步系统，其特征在于，包括主时钟设备、从时钟设备、时钟保护装置； 所述从时钟设备和所述时钟保护装置分别与所述主时钟设备时钟同步； 所述时钟保护装置用于获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS ； 所述时钟保护装置还用于获取参考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPis与所述第二PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。
2.如权利要求I所述的网络时钟同步系统，其特征在于，所述时钟保护装置用于将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。
3.如权利要求I或2所述的网络时钟同步系统，其特征在于，所述时钟保护装置与所述从时钟设备位于同一级网络，所述时钟保护装置连接在所述从设备所在一级的交换机上。
4.如权利要求I或2所述的网络时钟同步系统，其特征在于，所述时钟保护装置与所述从时钟设备位于同一级网络，所述时钟保护装置与所述从时钟设备相连。
5.如权利要求I或2所述的网络时钟同步系统，其特征在于，所述时钟保护装置位于所述从时钟设备的上一级网络。
6.如权利要求2所述的网络时钟同步系统，其特征在于，所述时钟保护装置包括GPS模块、PHY芯片、FPGA可编程逻辑器件； 所述GPS模块用于接收GPS时钟信息生成第二 PP1S，并将第二 PPlS传输给所述FPGA可编程逻辑器件； 所述PHY芯片用于获取所述主时钟设备与所述从时钟设备之间交互的报文，并传输给所述FPGA可编程逻辑器件； 所述FPGA可编程逻辑器件用于根据所述报文获得所述时间偏移信息和网络延时信息，根据所述时间偏移信息和网络延时信息生成第一 PPlS ;并将所述第一 PPlS与所述第二PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。
7.—种网络时钟同步方法，其特征在于，包括以下步骤 从时钟设备和时钟保护装置分别与主时钟设备进行时钟同步； 时钟保护装置获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS ； 时钟保护装置获取参考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPis与所述第二 PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。
8.如权利要求7所述的网络时钟同步方法，其特征在于，所述将所述第一PPlS与所述第二 PPlS进行比较，判断比较的结果是否在预设范围之内的处理过程包括 将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内。
9.如权利要求7或8所述的网络时钟同步方法，其特征在于，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步的过程包括从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步。
10.如权利要求7或8所述的网络时钟同步方法，其特征在于，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步的过程包括 位于同一级网络且相连的从时钟设备和从时钟设备，分别与所述主时钟设备进行时钟同步。
11.如权利要求7或8所述的网络时钟同步方法，其特征在于，所述从时钟设备和时钟保护装置分别与所述主时钟设备进行时钟同步的过程包括 从时钟设备与主时钟设备进行时钟同步，位于从时钟设备的上一级网络中的时钟保护装置与主时钟设备进行时钟同步。
12.如权利要求8所述的网络时钟同步方法，其特征在于， 所述时钟保护装置获取所述从时钟设备与所述主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一 PPlS的处理过程包括以下步骤 PHY芯片获取所述主时钟设备与所述从时钟设备之间交互的报文，并传输给所述FPGA可编程逻辑器件； FPGA可编程逻辑器件用于根据所述报文获得所述时间偏移信息和网络延时信息，根据所述时间偏移信息和网络延时信息生成第一 PPlS ； 所述时钟保护装置获取参考源的时钟信息，根据该时钟信息生成第二 PP1S，并将所述第一PPlS与所述第二PPlS进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动的具体处理过程包括以下步骤 GPS模块用于接收GPS时钟信息生成第二 PP1S，并将第二 PPlS传输给所述FPGA可编程逻辑器件； FPGA可编程逻辑器件将所述第一 PPlS与所述第二 PPlS的相位进行比较，得到相位差，判断所述相位差是否在预设范围之内；若相位差不在预设范围之内，则判断此时网络延时导致时钟抖动。
全文摘要
本发明公开了一种网络时钟同步系统及其方法。本发明的网络时钟同步系统包括主时钟设备、从时钟设备、时钟保护装置；从时钟设备与主时钟设备之间的时间偏移信息和网络延时信息；并根据所述时间偏移信息和网络延时信息生成第一PP1S；时钟保护装置还用于获取参考源的时钟信息，根据该时钟信息生成第二PP1S，并将第一PP1S与第二PP1S进行比较，判断比较的结果是否在预设范围之内；若不在预设范围之内，则判断此时网络延时导致时钟抖动。该系统能够在不改变目前系统的情况下，低成本减小时钟抖动对系统的影响，增加对时钟同步的保护。
文档编号H04J3/06GK102664697SQ201210097120
公开日2012年9月12日 申请日期2012年4月5日 优先权日2012年4月5日
发明者彭明, 高伟 申请人:中兴通讯股份有限公司