专利名称：基于cpci接口的卫星通信信关站信号解调处理板的制作方法
技术领域：
本发明涉及信号处理领域，特别涉及一种基于CPCI接口的卫星通信信关站信号解调处理板。
背景技术：
在通信手段越来越丰富的今天，卫星移动通信仍然是一种有效的、可靠的通信方式。卫星移动通信就是地球上(包括地面和低层大气中)的无线电通信站之间利用卫星作为中继而进行的通信。卫星通信在通信组网、网络安全等方面具有其特殊的优点(1)通信范围大、距离远，只要在卫星发射的电波所覆盖的范围内，任何两点之间都可以进行通信，用户可以在卫星波束的覆盖范围内自由移动；(2)可靠性高，不易受陆地灾害的影响；开通电路速度快，只要设置地球信关站电路即可开通；(4)同时可在多处接收，实现广 播、多址通信；(5)卫星移动通信系统可提供话音、电报、数据，应用范围广泛，适用于民用通信，也适用于军事通信；适用于国内通信，也可用于国际通信。基于上述特点，卫星移动通信已经成为通信业务的一个重要发展方向，也将很长一段时间成为通信业务发展的一个重要趋势。卫星通信信关站信号解调处理板是卫星移动通信系统的重要组成部分，卫星通信信关站信号解调处理板对卫星发射的中频信号进行解调、处理，然后输出。随着卫星通信的不断发展，信关站的信号解调处理信息不断提高，图像、语音和数据信息不断的提高，需要信关站信号解调处理板处理的图像、语音和数据信息也不断增长，开发高性能的关站信号解调处理板已经成为亟待解决的问题。
发明内容
本发明的目的在于提供一种基于CPCI接口的卫星通信信关站信号解调处理板，该信号解调处理板采用独立的A/D转换模块及DDC数字下变频器模块，可处理单路卫星移动通信的中频信号。为了实现上述发明目的，本发明提供了以下技术方案
基于CPCI接口的卫星通信信关站信号解调处理板，该信号解调处理板包括单路中频信号接收模块，用于接收单路中频模拟信号；
与所述单路中频信号接收模块连接的A/D转换模块，所述的A/D转换模块用于完成中频模拟信号的数字转换；
与所述A/D转换模块连接的DDC数字下变频器模块，所述DDC数字下变频器模块用于滤波、信号调整和下变频处理；
与所述DDC数字下变频器模块连接的FPGA模块，所述FPGA模块用于完成数字信号的格式转换、半带滤波、解调、解码功能；
分别与所述FPGA模块连接的DSP模块和CPCI接口模块，所述DSP模块用于完成数字信号的运算、分析，对信号进行配置计算处理、数字解调处理，CPCI接口模块用于输出信息；所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块与FPGA模块通过输入控制、输出信号、控制信号连接，所述FPGA模块通过直流耦合方式和多通道同步串口形式与DSP模块连接。进一步的，所述A/D转换模块的输入时钟由外部时钟通过接插件提供。进一步的，所述FPGA模块还连接有FIFO，所述FIFO用于缓存数据。与现有技术相比，本发明的有益效果
I、本发明的基于CPCI接口的卫星通信信关站信号解调处理板，是一个集成模拟信号接收与数字信号发送为一体的综合处理板，该信号解调处理板采用了独立的A/D转换模块及DDC数字下变频器模块，可处理单路卫星移动通信的中频信号。2>CPCI (Compact Peripheral Component Interconnect)具有高开放性、高可靠 性、模块化、易使用、易维护，拥有较高的带宽，具有良好的兼容性。本发明基于CPCI接口的卫星通信信关站信号解调处理板采用CPCI接口，信号解调处理板在不断电的情况下，拔出或插入各功能模块，信号解调处理板将继续正常工作。
图I卫星通信系统信号传输、处理流程框 图2本发明信号解调处理板框 图3单路中频信号接收模块原理框 图4 DDC数字下变频器模块与FPGA模块连接原理框 图5 FPGA模块与DSP模块连接原理框 图6 A/D转换模块与FPGA模块连接原理框 图I FPGA模块和CPCI接口连接原理框图。
具体实施例方式下面结合试验例及具体实施方式
对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。如图I所示，卫星发出信号，地面天线将该信号经下行链路传输至地球站；地球站将接收的该微弱信号传输至低噪声放大器模块，以保证接收信号的质量；经放大的该信号再经过下变频器进行频率变换，对信号再次放大，输出70MHz的中频信号；进一步放大的该中频信号经解调器信号处理板进行解调、编码后得到相应的信息，并输出该信息。如图2所示，本实施例列举的基于CPCI接口的卫星通信信关站信号解调处理板包括单路中频信号接收模块、A/D转换模块、DDC数字下变频器模块、FPGA模块、DSP模块、及CPCI接口模块。其中，所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块通过信号与FPGA模块连接，所述FPGA模块通过直流耦合方式和多通道同步串口形式与DSP模块连接，FPGA模块通过接口电路与CPCI接口模块连接。本实施例中，A/D转换模块采用ADI公司的A/D6645作为模拟采样芯片，DDC数字下变频器采用InterSil公司的ISL5416，FPGA模块采用XILINX公司的集成可编程逻辑芯片XC5VLX330T，DSP模块选用TI公司的TMS320C6455，通过FPGA模块和DSP模块的交换网络使数据信号与全球网络进行同步交换，CPCI接口采用使用可编程逻辑器件的PCI9054器件。本发明基于CPCI接口的卫星通信信关站信号解调处理板的工作流程为单路中频信号接收模块将接收的中频模拟信号传输至A/D转换模块，A/D转换模块将该中频模拟信号转换为数字信号后传输至DDC数字下变频器模块，DDC数字下变频器模块对该数字信号进行滤波、信号调整和下变频处理，然后传输至FPGA模块，FPGA模块对经过下变频处理的数字信号进行格式转换、半带滤波、解调、解码，然后传输至DSP模块，DSP模块完成该数字信号的运算、分析，进行配置计算处理、数字解调处理，处理后的信号再返回至FPGA模块，该处理后的信号经FPGA模块滤波后通过CPCI接口输出，CPCI接口连接至计算机和磁盘阵列，该信息通过RAID阵列卡存储在计算机磁盘阵列中，方便研究人员的研究。本发明基于CPCI接口的卫星通信信关站信号解调处理板的各组成模块及各模块连接关系具体描述如下
参考图3，单路中频信号接收模块包括高频头，中频模拟信号被高频头接收，再经过阻 抗变换后传输至A/D转换模块。A/D转换模块的输入时钟由外部IOMHz时钟通过接插件提供，A/D转换模块采样时钟要求质量高，且相位噪声低，如果时钟信号抖动较大，信噪比容易恶化，很难保证有效采样位数的精度。为了优化性能，A/D转换模块的时钟输入采用差分低抖动的时钟输入，将输入时钟处理为PECL (Positive Emitter Coupled Logic)信号，通过交流耦合到A/D转换模块。A/D转换模块、DDC数字下变频器模块的输出电平均为3. 3V，采用直流耦合方式连接。A/D转换模块输出数据位宽度为14位，DDC数字下变频器模块数据输入位宽度为17位。A/D转换模块的输出为TWOS补码格式，由于数据位宽对不齐，所以将A/D转换模块与DDC数字下变频器模块的数据按照最高位对齐，DDC数字下变频器模块的多余低位下拉。参考图4，DDC数字下变频器模块与FPGA模块的互连包括DDC数字下变频器模块的输入控制互连、输出信号互连、控制信号互连。DDC数字下变频器模块包括四个输入使能引脚与FPGA模块进行输入控制互连，每片DDC数字下变频器模块共占用FPGA模块的4个3. 3V I/O管脚。本实施例中，DDC数字下变频器模块的输出信号包括A、B、C、D四个输出数据通道，每个输出数据通道分数据使能、帧同步使能、输出使能三类。DDC数字下变频器模块的输出信号还提供一路VGA/衰减控制输出通道和两个输出时钟引脚，DDC数字下变频器模块连接到FPGA模块上的信号包括A、B、C、D四个输出数据通道和两个输出时钟引脚。DDC数字下变频器模块与FPGA模块的控制信号互连包括硬件控制和微处理器接口控制两类。硬件控制有同步输入、同步输出、复位三种信号，共占用FPGA模块的4个3. 3VI/O管脚。微处理器接口控制共占用FPGA模块的23个3. 3V I/O管脚。参考图5，DSP模块对外有2个EMIF总线接口，分别是64 bit的EMIFA和16 bit的EMIFB。EMIFA接口具备与8 bit、16 bit,32 bit,64 bit系统接口的功能，本实施例中，FPGA模块与DSP模块的数据通道通过DSP模块的EMIFA以直流耦合的方式互连，实现无缝连接。DSP模块控制与状态信号有复位(RESET)信号、非可屏蔽中断(匪I)信号、复位状态输出(RESETSTAT)信号、上电复位(POR)信号、GPIO [3:0]信号、TIMERl信号、TIMER2信号、IIC信号。DSP模块的AECLKIN信号引脚和AECLK0UT信号引脚连接至FPGA模块的时钟引脚。DSP模块的两路McBSP以多通道同步串口的形式与FPGA模块互连。参考图6，A/D转换模块与FPGA模块之间的互连需要穿过背板接插件，A/D转换模块与FPGA模块之间的控制与状态线通过OVR和RDY两个引脚连接。参考图7，PCI9054接口芯片完成FPGA模块与上位机的通信，使局部总线快速转换到CPCI总线上，且支持DMA传输模式。为满足大量图像的实时采集要求，FPGA连接有FIFO (先进先出数据缓存器)，大容量的FIFO实现数据缓冲，实现高流量、高速度的图像数据的连续采集传输，还针对不同的图像格式、以及不同的传输方式对数据采集进行调整，应用VerilogHDL硬件编程语言实现图像格式的编程转换。FPGA实现了总线时钟和外部时钟信号的逻辑匹配，以及FIFO操作的时序逻辑控制。 基于CPCI接口的卫星通信信关站信号解调处理板，集成模拟信号接收与数字信号发送为一体，采用独立的A/D转换模块及数字下变频器通道，可处理单路卫星移动通信的中频信号，实现了 Viterbi码解码方式，满足更高的需求。
权利要求
1.基于CPCI接口的卫星通信信关站信号解调处理板，其特征在于，该信号解调处理板包括 单路中频信号接收模块，用于接收单路中频模拟信号； 与所述单路中频信号接收模块连 接的A/D转换模块，所述A/D转换模块用于完成中频模拟信号的数字转换； 与所述A/D转换模块连接的DDC数字下变频器模块，所述DDC数字下变频器模块用于滤波、信号调整和下变频处理； 与所述DDC数字下变频器模块连接的FPGA模块，所述FPGA模块用于完成数字信号的格式转换、半带滤波、解调、解码功能；分别与所述FPGA模块连接的DSP模块和CPCI接口模块，所述DSP模块用于完成数字信号的运算、分析，对信号进行配置计算处理、数字解调处理，CPCI接口模块用于输出信息；所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块与FPGA模块通过输入控制、输出信号、控制信号连接，所述FPGA模块通过直流耦合方式和多通道同步串口形式与DSP模块连接。
2.根据权利要求I所述的基于CPCI接口的卫星通信信关站信号解调处理板，其特征在于，所述A/D转换模块的输入时钟由外部时钟通过接插件提供。
3.根据权利要求2所述的基于CPCI接口的卫星通信信关站信号解调处理板，其特征在于，所述FPGA模块还连接有FIFO，所述FIFO用于缓存数据。
全文摘要
本发明公开了一种基于CPCI接口的卫星通信信关站信号解调处理板，该信号解调处理板包括单路中频信号接收模块，所述单路中频信号接收模块连接A/D转换模块，所述A/D转换模块连接DDC数字下变频器模块，所述DDC数字下变频器模块连接FPGA模块，所述FPGA模块连接DSP模块和CPCI接口模块。本发明的基于CPCI接口的卫星通信信关站信号解调处理板，集成模拟信号接收与数字信号发送为一体，采用了独立的A/D转换模块及数字下变频器通道，可处理单路卫星移动通信的中频信号，具有更强的实用性。
文档编号H04B1/00GK102739262SQ20121019219
公开日2012年10月17日 申请日期2012年6月12日 优先权日2012年6月12日
发明者吴伟林, 宋慧, 王亮, 王勇, 王维军 申请人:成都林海电子有限责任公司