专利名称：自动捕获10g epon报文的定时装置及方法
技术领域：
本发明涉及通信领域，特别是涉及一种自动捕获IOG EPON报文的定时装置及方法。
背景技术：
IOG EPON(10 Giga Ethernet Passive Optical Network, 10 吉比特以太网无源光网络)是一种近几年才出现的新的高速光纤接入方式。它采用点到多点结构的无源光纤传输，在以太网上承载高速的语音、视频、游戏、IPTV (Internet Protocol Television,交互式网络电视)等多种业务，并提供相当可靠的性能QoS(Quality of Service,服务质量)服务质量。10G EPON高速接入技术的出现，为物联网、云计算的实现和普及创造了条件。常规测试仪表对捕获启动时间要求并不严格，通常以手动按下按钮，或者用自动化测试软件定时方式触发捕获，捕获精度通常在几十毫秒级。如果在仪表内部就设定和OLT(Optical Line Terminal，光线路终端)同步的时钟，利用OLT时钟有周期性的特点，根据OLT的时间轴精确控制启动抓包的时间，则可以使抓包的启动更智能化，精度更高。如果不对巾贞按照EPON(Ethernet Passive Optical Network,以太网无源光网络)系统时间进行精确定位、预估或筛选，抓取报文占用缓存空间较大，分析报文也要面对处理海量数据的困难。目前捕获10G以太网报文的仪表只能通过软件或者手动触发的方式，粗略地捕获所需要时间段的10G以太网报文。10G以上高速交互式EPON报文的结构参见图I所示，其捕获方法非常复杂，对设备商及运营商而言，一直是不可见的黑匣子，这给10G EPON技术的推广和应用带来了很大障碍。10G EPON系统设备提出了更为苛刻的测试需求，当前10GE测试设备很难满足实际测试要求，无法定时捕捉并分析10G EPON报文；此外，当前通信交换速率越来越高，而抓包缓存相对有限，无法满足越来越高的通信交换速率需求。
发明内容
本发明的目的是为了克服上述背景技术的不足，提供自动捕获10G EPON报文的定时装置及方法，能够实现精确地定时自动捕获和分析10G EPON报文，通过设计精确的定时及滤除条件减少捕获报文存储的空间，为提升远程调度器的性能和使用效率，充分挖掘EPON系统的潜力，增强不同设备厂家之间的互通能力创造一定条件。本发明提供的自动捕获10G EPON报文的定时装置，包括本地时间及开始捕获使能产生电路、分别与本地时间及开始捕获使能产生电路相连的时戳提取电路、数据预分析模块和触发点生成模块，触发点生成模块还与定时装置外部的CPU相连，时戳提取电路和数据预分析模块均与定时装置外部包括前导码的PON MAC总线数据的bit位调整电路相连，本地时间及开始捕获使能产生电路还与定时装置外部的触发点生成模块相连，定时装置外部的bit位调整电路通过定时装置内部的数据预分析模块与定时装置内部的触发点生成模块相连，本地时间及开始捕获使能产生电路内部还包括绝对时间校正电路；所述时戳提、取电路，用于从bit位调整电路调整过的数据中提取MPCP时间发送到本地时间及开始捕获使能产生电路；本地时间及开始捕获使能产生电路用于产生本地时间和开始捕获使能，并将开始捕获使能传递给定时装置外部的触发点生成模块。在上述技术方案中，所述定时装置内部和外部的数据预分析模块是并行独立的，均包括分别与bit位调整电路相连的帧头内容匹配触发标志生成电路、帧长计算电路和CRC校验和本帧错误检测电路，用于对经过比特位调整电路后的数据帧进行帧长统计、CRC校验、本帧错误检测和帧头匹配；帧头内容匹配触发标志生成电路，用于生成帧头内容匹配触发标志；帧长计算电路，用于从帧头开始对当前帧长度进行计算，在帧尾得到帧长，并保存在帧长信息寄存器；CRC校验和本帧错误检测电路，用于检测本帧错误，及在帧尾得到CRC校验结果，作为随帧携带的CRC校验错误指示信息，写入PON报文储存缓存描述格式内。在上述技术方案中，所述定时装置内部和外部的触发点生成模块是并行独立的， 均包括与帧头内容匹配触发标志生成电路相连的触发点标志产生电路、分别与帧长计算电路和触发点标志产生电路相连的帧长匹配电路、分别与CRC校验和本帧错误检测电路和触发点标志产生电路相连的帧错匹配电路；帧长匹配电路，用于将帧长计算电路得到的帧长保存在帧长信息寄存器内，在帧长匹配使能配置为高的情况下，与帧长匹配规则比对，得到帧长匹配标签；帧错匹配电路，用于将CRC校验和本帧错误检测电路得到的帧错指示与帧错匹配使能相与得到帧错匹配标签。在上述技术方案中，所述定时装置内部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及开始标志请求相与，得到此帧的开始标志，进一步得到相对时钟定时器计数的起点；定时装置外部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及来自于定时装置的开始捕获使能相与，得到此帧的触发点标志，表明此巾贞是否为捕获的开始点。在上述定时装置的基础上，本发明还提供一种自动捕获IOG EPON报文的定时方法，包括以下步骤判定自动捕获开启后，绝对定时捕获模式下，经用户/0LT/0NU时间校正后的捕获电路绝对时钟计数到用户设定的时间值，启动IOG EPON报文捕获，按照筛选条件写入捕获缓存；相对定时捕获模式下，检查帧序列中用户定义的特定帧，发现设定启动捕获的帧内容及帧状态时，若相对定时设定为0，则按照筛选条件写入捕获缓存；若相对定时设定不为0，则启动相对定时时钟计数，定时时钟计数到用户设定的时刻，启动用户自定义的抓包过程，按照筛选条件写入捕获缓存。在上述技术方案中，所述判定自动捕获开启的过程如下非定时模式下的开始标志请求由CPU微机口手动输入指令产生，当微机口配置自动捕获/手动捕获比特为1，判定为自动捕获开启；为0，则判定为常规手动捕获开启。在上述技术方案中，所述绝对时钟的产生过程如下所述定时装置先识别出带时间戳的MPCP帧，上行方向选择ONU的MPCP帧的时间戳，下行方向使用OLT MPCP帧的时间戳，经用户通过微机接口配置补偿校正后，作为捕获电路的绝对时钟；绝对时钟定时器由大于等于49比特的计数器构成，该计数器工作在IOG EPON 64比特位宽的156. 25MHz时钟下，绝对时钟定时器工作的时钟域由IOG EPON的下行数据中恢复得到；绝对时钟定时器通过微机接口电路配置复位/置位之后，在微机接口设定精确到6. 4纳秒的捕获设定时间，当绝对时钟定时器计数到设定时间，即刻启动捕获。
在上述技术方案中，所述绝对时钟复位/置位的流程如下在光分上接入IOGEPON系统，上电复位初始化后，绝对时间为0，SERDES提取156. 25MHz时钟，获得0LT/0NU的时间戳，强制bit写I时，若判定是复位，复位后，初值取0，绝对时钟计数器递增加1，绝对时钟复位结束；判定是置位，置位后，若配置为来自0LT/0NU的时间戳，MPCP时戳加上4字节用户校正寄存器，参考线路延迟和RTT值，逼近0LT/0NU的当前时间；若配置不是来自0LT/0NU的时间戳，配置用户自定义时间{2字节用户定义时间寄存器值，4字节时间校正寄存器值}，绝对时钟计数器递增加1，绝对时钟置位结束。在上述技术方案中，复位信号有效时本地时间置为0，其后在每个时钟上升沿自加I递增；当CPU有时间设置请求时，进入时间设置选择状态，通过检查CPU配置的时间设置类型寄存器的值，判断进行何种时间设置时间设置类型寄存器为2’b00或2’bll时，本地时间进入复位状态，并复位为0 ;时间设置类型寄存器为2’ blO时，本地时间进入用户定义时间状态，将配置的寄存器并位后{2字节用户定义时间寄存器值，4字节校正寄存器值}的值置为本地时间的值；时间设置类型寄存器为2’ b01时，本地时间进入0LT/0NU校时状态； 定时装置即刻进入等待MPCP帧检查电路传送的MPCP时戳状态，在此等待状态中，如果CPU有时间设置请求，将从本状态重新进入时间设置选择状态；否则当检查到MPCP时戳时，将MPCP时戳加上4字节的校正寄存器值作为本地时间的新值；从以上三种情况中的任一种情况得到新的本地时间后，本地时间重新进入自加I递增状态，并等待下一次的时间设置请求。在上述技术方案中，获得0LT/0NU的时间戳后，用4字节的时间微调电路进行校正，在156. 25MHz时钟下，校正方法由下式表达报文捕获电路的绝对时间低35比特=MPCP时戳x2. 5+用户配置4字节校正值；如果选择来自用户自定义的时间，则取时间微调寄存器作为绝对时钟低四字节，再加两个字节用户自定义时间字段，作为高两字节，完成初始化置位。在上述技术方案中，所述校正值的产生过程如下将测量得到的线路延迟或RTT值当常数配置到捕获电路微机接口，作为用捕获的MPCP帧的时戳逼近模拟0NU、0LT时间的校正值。在上述技术方案中，所述时间戳的捕获完成后，将时戳寄存器赋值给一个35比特计数器，使该计数器在156. 25MHz时钟下加一翻转，并通过该计数器检查后续来自OLT或者ONU的时间戳是否和当前计数值匹配，如果不匹配，且超过一定阈值，则给出时戳偏移告警；如果发现有时戳漂移告警，将时戳寄存器内新的时戳送至绝对时间校正电路，再进行一次绝对时间校正。在上述技术方案中，所述相对定时捕获模式下，根据特定帧内容或者帧状态触发相对时钟计数，在巾贞序列中找到产生相对定时的开始标志，得到定时的起点，启动相对时钟定时器计数；相对时钟定时器计数到用户设定的时刻，自动启动IOG EPON报文的捕获。在上述技术方案中，用来作为相对定时自动开启捕获的条件，或者作为相对定时时钟的计数起始条件的帧相关信息有大于等于4个T字节可变长度滑动窗提取出来的包括EPON前导码的帧内容，T = 1、2、3或4 ;帧描述中的CRC校验错误、帧长范围或任意位置出现的本帧错误；或者以上帧内容及帧描述的组合。在上述技术方案中，所述相对定时自动启动捕获的过程如下若用户设定的特定帧为去注册帧，发现去注册帧后，相对时钟定时器开始启动计数，计数到用户设定时刻，检查帧序列中是否有需要写入IOG EPON报文存储缓存内的帧；若发现授权帧为用户筛选帧，将每一个筛选帧及后面紧跟的由用户配置数目的其它帧作为筛选窗口，发现授权帧及其后面紧跟的背景帧与普通授权帧，是由筛选窗口配置的待捕获报文，将每一个筛选窗口内的帧都写入IOG EPON报文捕获缓存。与现有技术相比，本发明的优点如下(I)本发明能够在6. 4纳秒的时间精度上，自动捕捉P0N(Passive OpticalNetwork,无源光网络)侧 IOG EPON OLT 和 ONU(Optical Network Unit,光网络单兀)之间交互的EPON报文，将捕捉到的帧的时间与以OLT为核心的EPON系统关联，使分析帧的时间精确到6. 4纳秒，使用户更精准地理解OLT和ONU的电路行为。本发明通过硬件定时方法自动捕获，能够节省较多缓存空间。如果捕获电路严格与IOG EPON系统时间同步，充分利用IOG EPON报文交互有周期性规律的特点，可在较少存储空间的条件下，实现在6. 4纳秒的时间精度上对需要捕获时间段EPON报文的捕获。 (2)本发明中电路定时自动抓包的改进对于IOG以上的高速应用，使捕获并分析帧序列的效率有着相当提高。由于IOG EPON系统的带宽非常高，IG的这样高容量的存储空间也只能存储0.1秒的数据。在IOG EPON报文储存空间有限的条件下，通过设计精确的定时及滤除条件，能够减少捕获报文存储的空间。(3)本发明通过自动捕获的EPON协议巾贞，包括DBA (Dynamically BandwidthAssignment,动态带宽分配)上行动态带宽分配时OAM(Operation Administration andMaintenance,操作、管理、维护)巾贞、OLT普通授权巾贞、ONU的队列报告巾贞,在不同的带宽分配模式下，如固定带宽、保证带宽、尽力而为带宽模式、全力而为带宽模式等，分析上行动态带宽的性能，能够提升远程调度器的性能和使用效率，提升优化OLT的DBA调度器的性能，充分挖掘EPON系统的潜力。(4)本发明通过捕获分析的10G EPON协议帧，使有如加解密交互等私有协议的不同厂家EPON系统设备的能够完成互通，增强不同设备厂家之间的互通能力。
图I是EPON协议帧的结构示意图。图2是本发明实施例中10G PON报文捕获电路的结构框图。图3是10G EPON测试系统的下行光捕获在用户ONU侧的应用场景图。图4是10G EPON测试系统的上行光捕获在局端OLT侧的应用场景图。图5是本发明实施例中自动捕获10G EPON报文的定时装置的结构框图。图6是本发明实施例中定时装置的工作原理示意图。图7是本发明实施例中定时自动捕获与手动捕获的流程图。图8是MPCP帧和MPCP时间戳的结构示意图。图9是本发明实施例中绝对时钟复位/置位的流程图。图10是OAM帧的结构示意图。图11是本发明实施例中相对定时捕获的流程图。
具体实施例方式下面结合附图及具体实施例对本发明作进一步的详细描述。参见图2所示，上/下行光接收光模块和IOG上下行SERDES (SERializer/DESerializer,串并化器)等外围物理器件，即802. 3AV标准规定的PHY(Physical Layer,物理层芯片)上游接收物 理器件的IOG SERDES及光模块，作为外部接口，主要用于接收PON 侧的上下行光。802. 3FEC/PCS/RS/P0N MAC,即 802. 3AV 标准规定的 PHY、P0N MAC 及相应捕获接口电路，与IOG上下行SERDES相连，用于将接收到的PON侧的上下行光经过IOG上下行SERDES到802. 3FEC/PCS/RS/P0N MAC中的OLT PCS模块完成FEC解码、带前导码的PON报文恢复。捕获电路通过总线与802. 3FEC/PCS/RS/P0N MAC相连，用于捕获电路将PON报文按照本文规定的格式和原始帧序列的顺序采集到存储器内。本发明实施例中IOG EPON报文的捕获电路分为上行光捕获电路和下行光捕获电路两种，对IOG EPON系统的0LT/0NU PON 口的EPON帧进行捕获和分析，可以独立于PHY或者MAC(Media Access Control，媒体访问控制层)，或用于其它IOG高速接入网系统。IOGEPON报文的捕获电路的应用分为用户ONU侧和局端OLT侧两类场景。用户ONU侧的应用场景参见图3所示，在被测IOG EPON系统中，捕获电路的下行光接收光模块，连接无源光分路器(splitter)的与ONU平行的其它下联口，捕获电路收到来自OLT的IOG下行PON报文后，先通过IOG下行SERDES，再到OLT PCS模块完成FEC解码，和带前导码的PON报文恢复。局端OLT侧的应用场景参见图4所示，在被测IOG EPON系统中，捕获电路的上行光接收光模块连接无源光分路器(splitter)的与OLT平行的其它上联口，收到来自ONU的IOG上行突发光，再经过IOG上行SERDES到OLT PCS (Physical Coding Sublayer,以太网物理编码子层)模块完成FEC (Forward Error Correction,前向纠错)解码、带前导码的PON报文恢复。参见图5所示,本发明实施例中的自动捕获10G EPON报文的定时装置包括本地时间及开始捕获使能产生电路、分别与本地时间及开始捕获使能产生电路相连的时戳提取电路、数据预分析模块和触发点生成模块，触发点生成模块还与定时装置外部的CPU (Central Processing Unit,中央处理器)相连,时戳提取电路和数据预分析模块均与定时装置外部包括前导码的PON MAC总线数据的bit位调整电路相连，本地时间及开始捕获使能产生电路还与定时装置外部的触发点生成模块相连，定时装置外部的bit位调整电路通过定时装置内部的数据预分析模块与定时装置内外部的触发点生成模块相连，本地时间及开始捕获使能产生电路内部还包括绝对时间校正电路。本定时装置可以米用FPGA(Field Programmable Gate Array,现场可编程门阵列)实现，也可米用 ASIC (Application Specific Integrated Circuit,专用集成电路)方式在IOG EPON芯片内部嵌入。本发明实施例中用到了含virtex5 330t FPGA和MT47H64M16HR-25E (DDR2-800 内存)的 FPGA 测试板，virtex5 330t FPGA 内部可以装两个缓存深度是32768，宽度是128比特的片内RAM (Random Access Memory,随机存储器)，实现了 10G高速EPON报文的抓取，工作频率可以达到156兆赫兹以上。时戳提取电路，用于从bit位调整电路调整过的数据中提取MPCP(Multiple PointControl Protocol,多点控制协议)时间发送到本地时间及开始捕获使能产生电路；本地时间及开始捕获使能产生电路用于产生本地时间和开始捕获使能，并将开始捕获使能传递给定时装置外部的触发点生成模块。这两个电路的实现原理完全一样，但配置信息独立。定时装置内部和外部的数据预分析模块是并行独立的，均包括分别与bit位调整电路相连的巾贞头内容匹配触发标志生成电路、巾贞长计算电路和CRC(Cyclic RedundancyCheck，循环冗余校验)校验电路，用于对经过比特位调整电路后的数据帧进行帧长统计、CRC校验和帧头匹配。帧头内容匹配触发标志生成电路，用于生成帧头内容匹配触发标志。帧长计算电路，用于从帧头开始对当前帧长度进行计算，在帧尾得到帧长，并保存在帧长信息寄存器。CRC校验和本帧错误检测电路，用于检测本帧错误，及在帧尾得到CRC校验结果，作为随帧携带的CRC校验错误指示信息，写入PON报文储存缓存描述格式内。定时装置内部和外部的触发点生成模块是并行独立的，均包括与帧头内容匹配触发标志生成电路相连的触发点标志产生电路、分别与帧长计算电路和触发点标志产生电路相连的帧长匹配电路、分别与CRC校验和本帧错误检测电路和触发点标志产生电路相连的帧错匹配电路。帧长匹配电路，用于将帧长计算电路得到的帧长保存在帧长信息寄存器内，在帧长匹配使能配置为高的情况下，与帧长匹配规则比对，得到帧长匹配标签。帧错匹配电路，用于将CRC校验和本帧错误检测电路得到的帧错指示与帧错匹配使能相与得到帧错匹配标签，CRC校验另外用一个比特。定时装置内部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及开始标志请求相与，得到此帧的开始标志，进一步得到相对时钟定时器计数的起点；定时装置外部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及开始捕获使能相与，得到此巾贞的触发点标志，表明此巾贞是否为捕获的开始点。捕获电路内部时钟工作在156.25M的IOG PCS接收时钟频率。由于采用IOGSERDES的恢复时钟，能严格与EPON OLT的时钟同步，所以写入内部PON报文存储器速率，可以满足最大净荷速率为IOG的EPON系统要求，用来捕获IOG满速率EPON报文不会有丢包，并且捕获电路时钟从SERDES恢复出来，因此只和EPON OLT时钟存在固定时差。为了增强帧内容匹配功能，帧头内容匹配触发标志生成电路通过n > 4个滑动窗口选取特征字段，每个滑动窗口长度为T字节，T = 1、2、3或4，大小可设置，根据配置的偏移量(每个滑动窗口起点)每个滑动窗口可以选取帧头(3 64字节)以内的任意T个连续字节作为特征字段，这样可以对帧头4T的字段进行匹配校验。当四个滑动窗口获取的特征字段与设置的四个匹配窗分别一样，且四个滑动窗口匹配使能均有效(匹配使能无效的滑动窗口认为其匹配正确)，则当前帧帧头匹配正确。如果帧长计算电路、CRC校验和本帧错误检测电路和帧头内容匹配触发标志生成电路都满足激活相对定时的要求，则相对定时时钟开始加一翻转，直到计数到用户设定时刻，自动开始启动捕获，“开始标志”翻转为高电平。触发点标志是定时捕获触发条件标志，为I则此帧需要写入捕获缓存。触发点标志，表明对应的帧是捕获的开始点。49bit到达时间帧到达捕获电路时间信息，由定时系统给出，在帧描述先进先出缓存写使能有效时，引入此到达时间。参见图6所示，定时装置包括绝对定时模式和相对定时模式，绝对定时模式需要MPCP时间，由系统绝对时间定时，自动启动捕获由绝对时钟决定，当绝对时间定时器计数到用户设定时间后，立刻启动捕获。相对定时模式需要帧头内容匹配、帧描述信息匹配一整套的帧特征提取电路，根据特定帧内容或者帧状态触发计数的相对时钟，在帧序列中找到产生相对定时开始标志，相对定时的开始标志是从帧序列中找到特征帧开始，相对定时计数、到用户设定时间，产生开始捕获使能。相对定时根据解析帧，得到帧内部信号状态，启动激活相对时钟，定时到用户设定相对时间，再触发捕获。非定时模式下的开始标志请求由CPU微机口手动输入指令产生。当微机口配置自动捕获/手动捕获比特为1，选择为自动捕获；为0,则为常规手动捕获。配置自动捕获后，再根据相对定时、绝对定时捕获配置比特，决定定时捕获的方式。如果选择绝对定时捕获，则经用户/0LT/0NU时间校正后的捕获电路绝对时钟，运行到了用户设定时刻，便启动IOGEPON报文捕获；如果选择相对定时捕获，则帧内容和描述特征提取电路工作，开始检查帧序列中由用户定义的特定帧。发现此帧，便启动相对定时时钟计数。定时时钟计数到用户设定的时刻，便开始启动由用户自定义的抓包过程。如果用户定义的相对定时时钟为0，则立刻启动由用户设定条件的抓包过程。抓包缓存满或者用户自行停止抓包，则抓包过程结束，缓存内部IOG EPON报文开始被PC机读出。参见图7所示，本发明实施例提供的硬件自动捕获的IOG EPON报文的定时方法，包括以下步骤 步骤101 :等待捕获开启。步骤102 :判断捕获是否开启，若是，则转到步骤103 ;否则返回步骤101。步骤103 :判断为手动捕获还是自动捕获，若是手动捕获，则转到步骤104 ;若是自动捕获，则转到步骤105。步骤104 :用户微机口写1，启动手动捕获。步骤105 :判断是绝对定时启动捕获还是相对定时启动捕获,若是绝对定时启动捕获，则转到步骤106 ;若是相对定时启动捕获，则转到步骤108。步骤106 :若是绝对定时启动捕获，检查帧进入的时间，转到步骤107。步骤107 :判断是否计数到用户定时的设定值，若是，则转到步骤112 ;否则返回步骤 106。步骤108 :若是相对定时启动捕获，判断是否发现设定启动捕获的帧内容及帧状态，若是，则转到步骤109 ;否则继续判断，直至发现设定启动捕获的帧内容及帧状态，再转到步骤109。步骤109 :判断相对定时是否设定为0，若是，则转到步骤112 ;否则转到步骤110。步骤110 :相对定时时钟启动计数，转到步骤111。步骤111 :判断是否到达相对定时，若相对定时已到，则转到步骤112 ;否则继续判断，直至相对定时已到，再转到步骤112。步骤112 :按照筛选条件写入捕获缓存，转到步骤113。步骤113 :判断是否缓存已满或用户中止，若是，则结束，否则返回步骤112。绝对时钟的产生过程如下捕获电路通过无源光分路器连接EPON系统，上电复位后从MPCP帧提取出时戳，并通过校正电路，参考0LT/0NU的时戳，修正自身的绝对时间。本定时装置先识别出带时间戳的MPCP帧，上行方向选择某个ONU的MPCP帧的时间戳，下行方向使用OLT MPCP帧的时间戳，MPCP帧和MPCP时间戳的结构参见图8所示。经过用户通过微机接口配置补偿校正后，作为捕获电路的绝对时钟。绝对定时时钟由一个大于等于49比特的计数器构成。绝对时钟定时器工作在IOGEPON 64比特位宽的156. 25MHz时钟下，此时钟由IOG EPON的下行数据中恢复出来。绝对时钟定时器可以通过微机接口电路灵活配置复位/置位。绝对时间计数器复位/置位之后的时间，可以是获得光线路终端OLT的EPON系统的统一时间，由用户经过误差校对后，再通过合理配置得到的修正值；也可以是用户自行在微机接口设定的初值或零。绝对时钟定时器计数到了用户设定的值，便启动IOG EPON报文的捕获。IOG EPON报文捕获电路通过带FEC功能的PCS电路，对OLT或者ONU的报文进行解码，并在总线数据上发现并解析MPCP帧，获得0LT/0NU时间。捕获电路绝对时钟复位/置位完成之后，先在微机口设定精确到
6.4纳秒的捕获设定时间。当绝对时钟定时器计数到设定时间，即刻启动捕获。捕获电路内部有一个独立工作的系统时钟，这个时钟表示测试系统的绝对时间。每一个待捕获的IOG EPON报文，在帧尾处都加上这个帧到达时的49比特的系统绝对时间。本时钟可以通过用户强制进行复位/置位。如果需要用绝对时钟逼近真实的0LT/0NU时间，在捕获到EPON系统的MPCP帧后，捕获核心电路解析出MPCP电路的timestamp (时间戳)，并将时戳存入时戳寄存器，再用测量得到的校正值对绝对时间进行置位赋值。
绝对时间在156. 25m的时钟域下递增加1，并在5 2的比例上，同0LT/0NU的时钟保持同步。如果继续收到OLT的MPCP帧，仅在两者时差过大超过一定阈值时，给出时戳漂移告警。这个阈值可以通过寄存器配置设定。如果再有需要，可用强制置位命令，将新的时戳寄存器值读出，对当前绝对时间进行纠正。IOG EPON报文捕获电路的本地时间定义为绝对时间，本地时间由一个49比特的计数器表示；MPCP帧检查电路通过识别MPCP帧的特征，检查比特对齐电路输出的数据流，将发现并截取到的MPCP帧，提取出相应的MPCP时戳，转换为报文捕获电路6. 4纳秒的时间单位后，再传给本地时间产生电路。根据用户的需要，将49比特的捕获电路的绝对时间赋一个初值，此初值可以是0，也可以通过修正MPCP帧得到的0NU/0LT的当前时间，或者用户自定义的初值，然后开始计数，计数到了规定时刻，便开始报文捕获。由捕获电路的绝对时间决定什么时间自动开启捕获，这种定时过程称之为绝对定时。0LT/0NU MPCP时戳捕获电路的绝对时间同OLT时间相逼近的流程如下首先，由微机接口配置决定是置位还是复位；如果不要对时间进行置位，则捕获电路的绝对时间还是从上电复位后从0开始的计数值；如果需要对捕获电路的时间进行置位，再判断置位选择来自于IOG EPON系统的时间，还是用户自定义时间。IOG EPON系统中0LT/0NU的MPCP时间用4个字节的时间戳表示，每个比特的时间单位是TQ，ITQ = 16纳秒，转化成6. 4纳秒时钟周期的捕获电路的时间，需要乘以2. 5。截获到0LT/0NU的timestamp (时间戳)后，还需要用4字节的时间微调电路进行校正。在156. 25MHz时钟下，校正方法由下式表达报文捕获电路的绝对时间低35比特=MPCP时戳x2. 5+用户配置4字节校正值。如果选择来自用户自定义的时间，则取时间微调寄存器作为绝对时钟低四字节，再加两个字节用户自定义时间字段，作为高两字节，完成初始化置位，参见表I所示。表I、用户定义的时间寄存器
用户自定义时间字段用户时间校正寄存器 2字节I 4字节绝对时间置位定义比特参见表2所示，如果对表2的定义的“强制位”写1，则根据“置位/复位、OLT时间/用户定义”这两个比特的当前值决定是将捕获电路的绝对时间复位为0，还是再一次重复上面的置位过程。
表2、绝对时间置位定义比特
权利要求
1.一种自动捕获IOG EPON报文的定时装置，其特征在于包括本地时间及开始捕获使能产生电路、分别与本地时间及开始捕获使能产生电路相连的时戳提取电路、数据预分析模块和触发点生成模块，触发点生成模块还与定时装置外部的CPU相连，时戳提取电路和数据预分析模块均与定时装置外部包括前导码的PON MAC总线数据的bit位调整电路相连，本地时间及开始捕获使能产生电路还与定时装置外部的触发点生成模块相连，定时装置外部的bit位调整电路通过定时装置内部的数据预分析模块与定时装置内部的触发点生成模块相连，本地时间及开始捕获使能产生电路内部还包括绝对时间校正电路；所述时戳提取电路，用于从bit位调整电路调整过的数据中提取MPCP时间发送到本地时间及开始捕获使能产生电路；本地时间及开始捕获使能产生电路用于产生本地时间和开始捕获使能，并将开始捕获使能传递给定时装置外部的触发点生成模块。
2.如权利要求I所述的自动捕获IOGEPON报文的定时装置，其特征在于所述定时装置内部和外部的数据预分析模块是并行独立的，均包括分别与bit位调整电路相连的帧头内容匹配触发标志生成电路、帧长计算电路和CRC校验和本帧错误检测电路，用于对经过比特位调整电路后的数据帧进行帧长统计、CRC校验、本帧错误检测和帧头匹配；帧头内 容匹配触发标志生成电路，用于生成帧头内容匹配触发标志；帧长计算电路，用于从帧头开始对当前帧长度进行计算，在帧尾得到帧长，并保存在帧长信息寄存器；CRC校验和本帧错误检测电路，用于检测本帧错误，及在帧尾得到CRC校验结果，作为随帧携带的CRC校验错误指示信息，写入PON报文储存缓存描述格式内。
3.如权利要求2所述的自动捕获IOGEPON报文的定时装置，其特征在于所述定时装置内部和外部的触发点生成模块是并行独立的，均包括与帧头内容匹配触发标志生成电路相连的触发点标志产生电路、分别与帧长计算电路和触发点标志产生电路相连的帧长匹配电路、分别与CRC校验和本帧错误检测电路和触发点标志产生电路相连的帧错匹配电路；帧长匹配电路，用于将帧长计算电路得到的帧长保存在帧长信息寄存器内，在帧长匹配使能配置为高的情况下，与帧长匹配规则比对，得到帧长匹配标签；帧错匹配电路，用于将CRC校验和本帧错误检测电路得到的帧错指示与帧错匹配使能相与得到帧错匹配标签。
4.如权利要求3所述的自动捕获IOGEPON报文的定时装置，其特征在于所述定时装置内部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及开始标志请求相与，得到此巾贞的开始标志，进一步得到相对时钟定时器计数的起点；定时装置外部的触发点标志产生电路，用于将帧头匹配标签、帧长匹配标签、帧错匹配标签以及来自于定时装置的开始捕获使能相与，得到此帧的触发点标志，表明此帧是否为捕获的开始点。
5.基于权利要求I至4中任一项所述定时装置的自动捕获IOG EPON报文的定时方法，其特征在于包括以下步骤 判定自动捕获开启后，绝对定时捕获模式下，经用户/0LT/0NU时间校正后的捕获电路绝对时钟计数到用户设定的时间值，启动IOG EPON报文捕获，按照筛选条件写入捕获缓存；相对定时捕获模式下，检查帧序列中用户定义的特定帧，发现设定启动捕获的帧内容及帧状态时，若相对定时设定为0，则按照筛选条件写入捕获缓存；若相对定时设定不为0，则启动相对定时时钟计数，定时时钟计数到用户设定的时刻，启动用户自定义的抓包过程，按照筛选条件与入捕获缓存。
6.如权利要求5所述的自动捕获IOGEPON报文的定时方法，其特征在于所述判定自动捕获开启的过程如下非定时模式下的开始标志请求由CPU微机口手动输入指令产生，当微机口配置自动捕获/手动捕获比特为1，判定为自动捕获开启；为0，则判定为常规手动捕获开启。
7.如权利要求5所述的自动捕获IOGEPON报文的定时方法，其特征在于所述绝对时钟的产生过程如下所述定时装置先识别出带时间戳的MPCP巾贞，上行方向选择ONU的MPCP帧的时间戳，下行方向使用OLT MPCP帧的时间戳，经用户通过微机接口配置补偿校正后，作为捕获电路的绝对时钟；绝对时钟定时器由大于等于49比特的计数器构成，该计数器工作在IOG EPON 64比特位宽的156. 25MHz时钟下，绝对时钟定时器工作的时钟域由IOG EPON的下行数据中恢复得到；绝对时钟定时器通过微机接口电路配置复位/置位之后，在微机接口设定精确到6. 4纳秒的捕获设定时间，当绝对时钟定时器计数到设定时间，即刻启动捕获。
8.如权利要求7所述的自动捕获IOGEPON报文的定时方法，其特征在于所述绝对时钟复位/置位的流程如下 在光分上接入IOG EPON系统，上电复位初始化后，绝对时间为0，SERDES提取156. 25MHz时钟，获得0LT/0NU的时间戳，强制bit写I时，若判定是复位，复位后，初值取0，绝对时钟计数器递增加1，绝对时钟复位结束；判定是置位，置位后，若配置为来自0LT/0NU的时间戳，MPCP时戳加上4字节用户校正寄存器，参考线路延迟和RTT值，逼近0LT/0NU的当前时间；若配置不是来自0LT/0NU的时间戳，配置用户自定义时间{2字节用户定义时间寄存器值，4字节时间校正寄存器值}，绝对时钟计数器递增加1，绝对时钟置位结束。
9.如权利要求8所述的自动捕获IOGEPON报文的定时方法，其特征在于复位信号有效时本地时间置为0，其后在每个时钟上升沿自加I递增；当CPU有时间设置请求时，进入时间设置选择状态，通过检查CPU配置的时间设置类型寄存器的值，判断进行何种时间设置时间设置类型寄存器为2’ boo或2’ bll时，本地时间进入复位状态，并复位为0 ;时间设置类型寄存器为2’ blO时，本地时间进入用户定义时间状态，将配置的寄存器并位后{2字节用户定义时间寄存器值，4字节校正寄存器值}的值置为本地时间的值；时间设置类型寄存器为2’ b01时，本地时间进入0LT/0NU校时状态；定时装置即刻进入等待MPCP帧检查电路传送的MPCP时戳状态，在此等待状态中，如果CPU有时间设置请求，将从本状态重新进入时间设置选择状态；否则当检查到MPCP时戳时，将MPCP时戳加上4字节的校正寄存器值作为本地时间的新值；从以上三种情况中的任一种情况得到新的本地时间后，本地时间重新进入自加I递增状态，并等待下一次的时间设置请求。
10.如权利要求9所述的自动捕获IOGEPON报文的定时方法，其特征在于获得OLT/ONU的时间戳后，用4字节的时间微调电路进行校正，在156. 25MHz时钟下，校正方法由下式表达报文捕获电路的绝对时间低35比特=MPCP时戳x2. 5+用户配置4字节校正值；如果选择来自用户自定义的时间，则取时间微调寄存器作为绝对时钟低四字节，再加两个字节用户自定义时间字段，作为高两字节，完成初始化置位。
11.如权利要求10所述的自动捕获IOGEPON报文的定时方法，其特征在于所述校正值的产生过程如下将测量得到的线路延迟或RTT值当常数配置到捕获电路微机接口，作为用捕获的MPCP帧的时戳逼近模拟ONU、OLT时间的校正值。
12.如权利要求10所述的自动捕获IOGEPON报文的定时方法，其特征在于所述时间戳的捕获完成后，将时戳寄存器赋值给一个35比特计数器，使该计数器在156. 25MHz时钟下加一翻转，并通过该计数器检查后续来自OLT或者ONU的时间戳是否和当前计数值匹配，如果不匹配，且超过一定阈值，则给出时戳偏移告警；如果发现有时戳漂移告警，将时戳寄存器内新的时戳送至绝对时间校正电路，再进行一次绝对时间校正。
13.如权利要求5所述的自动捕获IOGEPON报文的定时方法，其特征在于所述相对定时捕获模式下，根据特定帧内容或者帧状态触发相对时钟计数，在帧序列中找到产生相对定时的开始标志，得到定时的起点，启动相对时钟定时器计数；相对时钟定时器计数到用户设定的时刻，自动启动IOG EPON报文的捕获。
14.如权利要求13所述的自动捕获IOGEPON报文的定时方法，其特征在于用来作为相对定时自动开启捕获的条件，或者作为相对定时时钟的计数起始条件的巾贞相关信息有大于等于4个T字节可变长度滑动窗提取出来的包括EPON前导码的帧内容，T = 1、2、3或4 ;帧描述中的CRC校验错误、帧长范围或任意位置出现的本帧错误；或者以上帧内容及帧描述的组合。
15.如权利要求14所述的自动捕获IOGEPON报文的定时方法，其特征在于所述相对定时自动启动捕获的过程如下若用户设定的特定帧为去注册帧，发现去注册帧后，相对时钟定时器开始启动计数，计数到用户设定时刻，检查帧序列中是否有需要写入IOG EPON报文存储缓存内的帧；若发现授权帧为用户筛选帧，将每一个筛选帧及后面紧跟的由用户配置数目的其它帧作为筛选窗口，发现授权帧及其后面紧跟的背景帧与普通授权帧，是由筛选窗口配置的待捕获报文，将每一个筛选窗口内的巾贞都写入IOG EPON报文捕获缓存。
全文摘要
本发明公开了一种自动捕获10G EPON报文的定时装置及方法，涉及通信领域，定时方法包括以下步骤自动捕获开启后，绝对定时捕获模式下，经用户/OLT/ONU时间校正的绝对时钟计数到设定时间，启动10G EPON报文捕获，按筛选条件写入捕获缓存；相对定时捕获模式下，发现特定启动捕获的帧内容及帧状态，定时时钟开始计数，到了用户设定的时刻，启动抓包过程，按筛选条件写入捕获缓存。本发明能自动地精确捕获和分析10G EPON报文，通过设计精确的定时及滤除条件减少捕获报文存储的空间，提升远程调度器的性能和使用效率，增强不同设备厂家之间的互通能力。
文档编号H04Q11/00GK102752211SQ20121023770
公开日2012年10月24日 申请日期2012年7月11日 优先权日2012年7月11日
发明者姜涛, 娄非志, 胡杰, 鲁群 申请人:烽火通信科技股份有限公司