专利名称：均衡电路、数据传输系统和均衡方法
均衡电路、数据传输系统和均衡方法本发明涉及通信领域，尤其是涉及一种均衡电路、数据传输系统和均衡方法。
背景技术：
千兆以太网物理层(GigabitEthernet Physical Layer,GEPHY)为电口以太网物理层。下文中，GEPHY特指实现于电口以太网通信芯片中的物理层子系统(模块)，在五类或超五类非屏蔽双绞线(Unshielded Twisted Pair, UTP)上完成双方的通信，并且需要支持1000BASE-T/100BASE-TX/10BASE-T协议。在本文中，尤其涉及1000BASE-T协议标准下的通 目。根据IEEE规范要求，IOOOBase-T系统在4对非屏蔽双绞线上以125MBaud调制率传送4D-PAM5信号，可以达到lGb/s的全双工数据传输。4D-PAM5信号在提高频谱利用率 的同时，其电平间距缩短至百兆以太网MLT3编码的1/2。在IOOOBase-T中，可以应用网格编码调制(Trellis Coded Modulation,TCM)弥补这一损失。同时，所支持的线缆长度要能达到100米，线缆传输速率如下(I) 125M符号/秒，2b比特/符号；(2)每对线上的比特率为250Mb/s。GEPHY系统使用4D-PAM5信号，误比特率(Bit Error Rate，BER)随着信噪t匕(Signal Noise Ratio, SNR)的增大会急剧下降，因而接收器需要充分消除干扰与噪声，增大SNR以获得较小误码率。对于GEPHY系统，影响BER指标的重要因素是信道中的码间干扰(Inter-symbolInterference, ISI)和噪声。接收机接收到的数据由于受到衰减和噪声等干扰的影响,译码得到的数据会有一定的误码率。码间干扰包括后向码间干扰(post-cursor ISI)和前向码间干扰(pre-cursor I SI)。前向码间干扰指比本周期晚的时域信号对当前符号在时间上超前的时间干扰，而后向码间干扰为比本周期早的时域信号对当前符号在时间上滞后的时间干扰。克服码间干扰的一个重要手段是在接收端对信道引起的信号畸变进行补偿，即进行信道均衡。通常采用前向均衡器(Feed Forward Equalizer,FFE)消除前向码间干扰,而采用基于硬判决的反馈均衡器(Decision Feed Back Equalizer,DFE)消除后向码间干扰。例如，通过FFE对从模数据转换器(ADC)接收的数据进行滤波，以消除前向码间干扰，并且得到FFE输出数据。FFE输出数据与DFE输出的反馈信号相加，以消除后向码间干扰，并且得到均衡输出信号，即软判决信号rk。均衡输出信号rk经过判决器或限幅器(Slicer)的硬判决，得到判决结果，即硬判决信号dk，并且将均衡输出信号与判决结果相加，得到判决误差e，其中判决误差e用于FFE及DFE的系数更新运算。DFE对判决结果dk进行滤波，以消除后向码间干扰，并且得到上述反馈信号。然而，在判决器进行硬判决时，如果硬判决出现错误，则判决器输出的错误的判决结果dk会在DFE的延迟寄存器中保持一段时间，使得在这段时间里，DFE的输出不准确，即存在错误传递(error propagation),进而造成均衡器输出信号rk出现错误
发明内容
本发明的实施例提供了一种均衡电路、数据传输系统和均衡方法，能够避免均衡器中出现错误传递。第一方面，提供了一种均衡电路，包括第一加法器，接收反馈信号和由前向均衡器输出的第一输入数据，用于将第一输入数据与该反馈信号相加，得到均衡输出结果；译码器，接收该均衡输出结果，用于对该均衡输出结果进行译码得到译码结果；反馈均衡器，接收该译码结果，用于基于第一滤波系数对该译码结果进行滤波，得到该反馈信号，并且向第一加法器输出该反馈信号，以便消除在时间上滞后的码间干扰。在第一种可能的实现方式中，上述均衡电路还包括前向均衡器，接收第二输入数据，用于基于第二滤波系数对第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到第一输入数据，并且向第一加法器输出第一输入数据；判决器，接收该均衡输出结果，用于对该均衡输出结果进行硬判决得到判决结果；第二加法器，接收该判决结果和该均衡输出结果，用于将该均衡输出结果与该判决结果相加得到判决误差；第一系数更新模块，接收该判决误差，用于根据该判决误差更新第一滤波系数，并且向该反馈均衡器输出第一滤波系数；第二系数更新模块，接收该判决误差，用于根据该判决误差更新第二滤波系数，并 且向该前向均衡器输出第二滤波系数。结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，上述均衡电路还包括选择器，接收该判决结果和该译码结果，用于根据控制信息选择该译码结果或者该判决结果，并且将选择的该译码结果或者该判决结果输出到该反馈均衡器作为该反馈信号。结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，该选择器在该均衡电路的正常工作模式下选择该译码结果输出到该反馈均衡器，在该均衡电路的正常工作前的训练模式下选择该判决结果输出到该反馈均衡器。结合在上述任何一种可能的实现方式，在第四种可能的实现方式中，该前向均衡器还用于基于第二滤波系数对第二输入数据进行该滤波来消除在时间上滞后的码间干扰。结合上述任何一种可能的实现方式，在第五种可能的实现方式中，该译码器与该反馈均衡器之间连接有多个延迟寄存器。结合上述任何一种可能的实现方式，在第六种可能的实现方式中，该译码器为网格编码调制译码器。第二方面，提供了一种数据传输系统，包括本地发送机，用于向远程接收机发送数据；本地接收机，用于从远程发送机接收数据；混合器，连接在该本地发送机与该数据传输系统传输线之间，并且连接在该本地接收机与该传输线之间；上述任何一种均衡电路，连接在该本地接收机与该混合器之间，用于消除该本地接收机接收的数据中的码间干扰。第三方面，提供了一种均衡方法，包括将第一输入数据与反馈信号相加，得到均衡输出结果；对该均衡输出结果进行译码得到译码结果；基于第一滤波系数对该译码结果进行滤波，得到该反馈信号，以便消除在时间上滞后的码间干扰。在第一种可能的实现方式中，该均衡方法还包括基于第二滤波系数对第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到第一输入数据；对该均衡输出结果进行硬判决得到判决结果；将该均衡输出结果与该判决结果相加得到判决误差；根据该判决误差更新第一滤波系数；根据该判决误差更新第二滤波系数。
结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，上述基于第一滤波系数对该译码结果进行滤波，还包括根据控制信息选择该译码结果，并且基于第一滤波系数对该译码结果进行滤波，其中该均衡方法还包括根据该控制信息选择该判决结果，并且基于第一滤波系数对该判决结果进行滤波，得到该反馈信号，以便消除在时间上滞后的码间干扰。结合第三方面的第二种可能的实现方式，在第三种可能的实现方式中，上述根据控制信息选择该译码结果，包括在该控制信息指示正常工作模式的情况下，选择该译码结果，其中上述根据该控制信息选择该判决结果，包括在该控制信息指示训练模式的情况下，选择该判决结果。结合上述任何一种可能的实现方式，在第四种可能的实现方式中，上述均衡方法还包括基于第一滤波系数对该反馈均衡器输入的数据进行滤波来消除在时间上滞后的码间干扰。结合上述任何一种可能的实现方式，在第五种可能的实现方式中，上述均衡方法 还包括在基于第一滤波系数对该译码结果进行滤波之前对该译码结果进行延迟处理。结合上述任何一种可能的实现方式，在第六种可能的实现方式中，该对该均衡输出结果进行译码得到译码结果，包括对该均衡输出结果进行网格编码调制译码得到译码结果。本技术方案可以通过使用反馈均衡器对译码结果进行滤波来消除均衡输出结果中的码间干扰，由于不再通过使用反馈均衡器对判决器的输出进行滤波来消除码间干扰，因此，反馈均衡器中不会出现由于判决器判决错误造成的错误传递，从而不会在均衡输出结果中出现错误。
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是根据本发明的一个实施例的一种均衡电路的示意性框图。图2是根据本发明的另一实施例的一种均衡电路的示意性框图。图3是根据本发明的又一实施例的一种均衡电路的示意性框4是根据本发明的一个实施例的前向均衡器的示意性框图。图5是根据本发明的另一实施例的前向均衡器的示意性实现图。图6是根据本发明的一个实施例的判决反馈均衡电路的示意性实现图。图7是根据本发明的另一实施例的均衡电路的示意性实现图。图8是根据本发明的一个实施例的数据传输系统的结构性框图。图9是根据本发明的一个实施例的一种均衡方法的示意性流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。针对上述均衡电路中存在的错误传递现象，可以将反馈均衡和网格编码调制(Trellis Coded Modulation, TCM)译码结合起来避免这种现象。具体来说,可以利用反馈均衡消除一部分后向码间干扰，例如，只消除第二级和第二级以后的后向码间干扰，而在TCM译码中消除第一级的后向码间干扰。该方案能够避免错误传递现象，但是，由于该方案采用反馈均衡对TCM译码幸存路径单元输出的8状态信号进行滤波来消除码间干扰，因此，对处理要求比较高，实现复杂度较高。例如，幸存信号的选择必须在单周期内完成，对于TCM译码环路的定时(timing)要求苛刻。另外，由于需要对8状态信号都进行反馈均衡运算，需要更多的硬件，使得整个系统面积和功耗较大，影响整机成本。图I是根据本发明的一个实施例的一种均衡电路100的示意性框图。均衡电路 100包括反馈均衡器130、第一加法器140和译码器120。 第一加法器140接收反馈信号和前向均衡器输出的第一输入数据,用于将第一输入数据与该反馈信号相加，得到均衡输出结果；译码器120接收该均衡输出结果，用于对该均衡输出结果进行译码得到译码结果；反馈均衡器130接收该译码结果，用于基于第一滤波系数对该译码结果进行滤波，得到该反馈信号，并且向第一加法器140输出该反馈信号，以便消除在时间上滞后的码间干扰。根据本发明的实施例，反馈均衡器130可以是预置式均衡器，也可以是自适应均衡器，即上述滤波系数可以是预先设定的，也可以是实时更新的。预置式均衡器可以在传输数据之前，通过测试脉冲信号确定滤波系数，而自适应滤波器可以在传输数据期间，利用码间干扰信息自动地调整滤波系数。根据本发明的实施例并不限于此，例如，可以将自适应均衡器与预置式均衡器混合使用，在训练模式下，根据训练序列来设置均衡器的系数，而在正常工作模式下，通过均衡的自适应算法跟踪不断变化的信道特性，自动调整滤波系数。反馈均衡器130可以由非线性滤波器(例如，基于判决反馈均衡的滤波器)来实现。根据本发明的实施例以基于判决反馈均衡的滤波器来实现均衡电路(即判决反馈均衡电路)为例进行说明。根据本发明的实施例，在数据传输系统的接收端，均衡电路100可以接收ADC发送的数据。均衡电路100可以使用前向均衡器和反馈均衡器消除码间干扰，当然，也可以只使用反馈均衡电路来消除码间干扰。具体而言，加法器140可以将前向均衡器输出的数据或者ADC输出的数据与反馈均衡器130输出的反馈信号相加，得到均衡输出结果，并且将均衡输出结果输出到译码器120，译码器120可以对输入的数据进行译码，得到译码结果。反馈均衡器130基于滤波系数对译码器120输出的译码结果进行滤波，以估计在时间上滞后的码间干扰，得到上述反馈信号，并将上述反馈信号输出到加法器140。根据本发明的实施例的均衡电路可以在现场可编程门阵列(Field ProgrammableGate Array，FPGA)平台上实现，根据本发明的实施例并不限于此，例如，也可以在数字信号处理(Digital Signal Processing, DSP)平台上实现。根据本发明的实施例可以通过使用反馈均衡器对译码结果进行滤波来消除均衡输出结果中的码间干扰，由于不再通过使用反馈均衡器对判决器的输出进行滤波来消除码间干扰，因此，反馈均衡器中不会出现由于判决器判决错误造成的错误传递，从而不会在均衡输出结果中出现错误。另外，与上述对TCM译码幸存路径单元输出的8状态信号进行滤波来消除码间干扰的技术方案相比，实现复杂度较低，并且由于使用的硬件较少，因此，系统的功耗和面积也较小。可选地，作为另一实施例，译码器120与反馈均衡器130之间连接有多个延迟寄存器。为了使得译码器120与反馈均衡器130能够协调工作，可以在将译码器120输出的译码结果输入到反馈均衡器130之前，对译码结果进行延时处理，用于调节逻辑实现时引入的路径延迟。根据本发明的实施例，译码器120为网格编码调制译码器。例如，该网格编码调制 译码器为维特比译码器。图2是根据本发明的另一实施例的一种均衡电路200的示意性框图。均衡电路200包括反馈均衡器230、第一加法器240和译码器220，分别与图I的反馈均衡器130、第一加法器140和译码器120类似，在此适当省略详细的描述。根据本发明的实施例，均衡电路200还包括前向均衡器210、判决器250、第二加法器270、第一系数更新模块260和第二系数更新模块280。前向均衡器210接收第二输入数据，用于基于第二滤波系数对第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到第一输入数据，并且向第一加法器输出第一输入数据。判决器250接收该均衡输出结果，用于对该均衡输出结果进行硬判决得到判决结果。第二加法器270接收该判决结果和该均衡输出结果，用于将该均衡输出结果与该判决结果相加得到判决误差。第一系数更新模块260，接收该判决误差，用于根据该判决误差更新第一滤波系数，并且向该反馈均衡器输出第一滤波系数。第二系数更新模块280，接收该判决误差，用于根据该判决误差更新第二滤波系数，并且向该前向均衡器输出第二滤波系数。根据本发明的实施例，前向均衡器110可以是预置式均衡器，也可以是自适应均衡器，即上述滤波系数可以是预先设定的，也可以是实时更新的。预置式均衡器可以在传输数据之前，通过测试脉冲信号确定滤波系数，而自适应滤波器可以在传输数据期间，利用码间干扰信息自动地调整滤波系数。根据本发明的实施例并不限于此，例如，可以将自适应均衡器与预置式均衡器混合使用，在训练模式下，根据训练序列来设置均衡器的系数，而在正常工作模式下，通过均衡的自适应算法跟踪不断变化的信道特性，自动调整滤波系数。上述前向均衡器可以由线性滤波器(例如，横向滤波器)来实现，根据本发明的实施例，在接收端，前向均衡器210基于滤波系数对接收的第二输入数据进行滤波，以消除在时间上超前的码间干扰，即对数据传输系统的传输特性进行校正或补偿，从而减少误码率。前向均衡器210的输出数据与反馈均衡器130输出的反馈信号在加法器140中相加，可以进一步消除在时间上滞后的码间干扰，得到均衡输出结果。例如，当前向均衡器210和反馈均衡器230为自适应滤波器时，可以采用第一系数更新模块260和第二系数更新模块280分别对第一滤波系数和第二滤波系数进行实时更新。当然前向均衡器210和反馈均衡器230也可以使用同一个系数更新模块对滤波系数进行滤波。
可选地，作为另一实施例，前向均衡器210还用于基于第二滤波系数对第二输入数据进行滤波来消除在时间上滞后的码间干扰。由于TCM译码器的译码处理会产生延迟，因此，在基于TCM译码器输出的译码结果进行滤波时，反馈均衡器有可能不能消除所有的在时间上滞后的码间干扰。为了弥补TCM译码器产生的延迟，可以在前向均衡器中消除部分在时间上滞后的码间干扰。图3是根据本发明的又一实施例的一种均衡电路300的示意性框图。均衡电路300包括前向均衡器310、反馈均衡器330、第一加法器340、译码器320、判决器350、第二加法器370和系数更新模块360，分别与图2的前向均衡器210、反馈均衡器230、第一加法器240、译码器220、判决器250、第二加法器270和系数更新模块260，在此适当省略详细的描述。根据本发明的实施例，均衡电路300还包括选择器390。
根据本发明的实施例，选择器390接收上述判决结果和上述译码结果，用于根据控制信息选择该译码结果或者该判决结果，并且将选择的该译码结果或者该判决结果输出到该反馈均衡器作为上述反馈信号。根据本发明的实施例，选择器390用来选择是否将译码器320的译码结果输出到反馈均衡器330。这样，可以根据需要或者在满足预设的条件的情况下才将译码器320的译码结果输出到反馈均衡器330。例如，在选择器390只有一路输入的情况下，选择器390的控制信息为I表不将选择器390的输入作为输出，选择器390的控制信息为O表不不输出。可选地，选择器390的控制信息可以由多个比特组成，以便可以根据比特的值选择多路输入中的一路输入作为输出，例如，控制信息为O表不选择选择器390的一路输入作为输出，控制信息为I表不选择选择器390的另一路输入作为输出。根据本发明的实施例，选择器390在均衡电路300的正常工作模式下选择该译码结果输出到反馈均衡器330，在该均衡电路300的正常工作前的训练模式下选择判决结果输出到反馈均衡器330。由于在训练模式下存在反馈均衡器中存在错误传输并不会对正常的数据传输产生影响，而且，在训练模式下，发送的是PAM3信号，该PAM3信号可以不经过TCM编码，因此，在训练模式下反馈均衡器基于判决器的判决结果进行滤波可以缩短训练的时间，从而提高了系统的效率。图4是根据本发明的一个实施例的前向均衡器400的示意性框图。前向均衡器400可以由横向滤波器来实现。前向均衡器400可以包括第一抽头部分411、中心抽头412和第二抽头部分413和加法器414。弟一抽头部分411、中心抽头412和弟_■抽头部分413串联连接。第一抽头部分411包括滤波系数CL1和C_2和相应的延迟寄存器，用于消除在时间上超前的码间干扰对数据传输系统的影响，即消除本周期晚的时域信号对当前符号在时间上超前的时间干扰。中心抽头412包括滤波系数Ctl和相应的延迟寄存器，用于消除当前符号的码间干扰(Current cursor ISI)。第二抽头部分413包括C1X2、…、Cn和相应的延迟寄存器，用于消除在时间上滞后的码间干扰对数据传输系统的影响，即消除后比本周期早的时域信号对当前符号在时间上滞后的时间干扰。第一抽头部分411可以接收ADC 420输出的数据作为FFE输入数据(ffe_data_in)，在ADC 420与FFE 410之间还可以连接至少一个延迟寄存器440。上述数据在经过FFE的各个抽头之后，各个抽头的输出结果在加法器414中相加，得到FFE输出数据(ffe_data_out)。第二抽头部分413可以与反馈均衡器的抽头至少部分重叠，以提升数据传输系统的信噪比。系数更新模块430可以采用例如最小均方(Least mean square, LMS)系数更新算法，基于LMS的系数更新公式可以为CkY=Ck1+ a *sli_e*sgn(ec_data_in),其中，Ck1代表第k时刻的第i阶系数，Ck+/代表第k+Ι时刻的第i阶系数，α为系数更新步长；sgn代表取符号操作，ec_data_in为均衡器的输入数据，sli_e为判决误差。图5是根据本发明的另一实施例的前向均衡器500的示意性实现图。前向均衡器500是实现图4的前向均衡器400的例子。
前向均衡器500包括第一抽头部分520、中心抽头530、第二抽头部分530、加法器510和输出处理单元550。第一抽头部分520、中心抽头530、第二抽头部分530和加法器510对应于图4的第一抽头部分411、中心抽头412和第二抽头部分413和加法器414。第一抽头部分520包括第一级抽头,用于将8比特的eq_tap_nl与8比特的滤波系数eq_COef_nl相乘，并将得到的结果输出到加法器510，第二级抽头，用于将8比特的eq_tap_n2与8比特的滤波系数eq_coef_n2相乘,并将得到的结果输出到加法器510。中心抽头，用于将8比特的eq_tap_0左移9比特(〈〈9)，并且将得到的结果输出到加法器510。第二抽头部分530包括第一级抽头,用于将8比特的eq_tap_l与10比特的系数eq_coef_l相乘，并将得到的结果输出到加法器510，第二级抽头，用于将8比特的eq_tap_2与9比特的滤波系数eq_COef_2相乘，并将得到的结果输出到加法器510，…，第十级抽头，用于将8比特的eq_tap_10与8比特的系数eq_coef_10相乘,并将得到的结果输出到加法器510,等等。为了描述方便，图5省略了各个抽头对应的延迟寄存器。加法器510可以将上述抽头输出的结果相加，并且输出23比特的信号。可选地，回声消除器和噪声消除器生成的信号(ec/nc)也可以与上述抽头结果相加。输出处理单元550，将加法器输出的23比特的信号通过右移运算551右移7比特(>>7)，得到16比特的信号，并且对16比特的信号进行饱和运算(SatlO) 552得到10比特的信号，最后再进行3D运算(即3拍的延迟)553得到10比特的FFE输出数据。应理解，本实施例中各个信号的比特数仅仅是示例，根据需要，各个信号的比特数也可以为其它值。图6是根据本发明的一个实施例的判决反馈均衡电路600的示意性实现图。判决反馈均衡电路600是本发明实施例的反馈均衡器和判决器实现均衡电路的一个例子，包括DFE 610、判决器620、选择器630和输出处理部分640。DFE 610包括多个延迟寄存器611 (例如，30个延迟寄存器)；与多个延迟寄存器611相对应的多个乘法器612，用于分别将多个延迟寄存器611输出的dfe_tap_l(8比特)、dfe_tap_2 (8比特)、…、dfe_tap_30 (8比特)与相应的滤波系数eq_coef_l (9比特)、eq_coef_2 (10比特)、…、eq_coef_30 (8比特)相乘，并且将得到的乘积输出到加法器613，其中一个延迟寄存器和一个乘法器组成一个抽头。加法器613将各个抽头的输出结果相加得到23比特的信号。
输出处理部分640包括移位运算641、饱和运算642、加法器643和饱和运算644。移位运算641将加法器613输出的23比特的信号向右移位7个比特(>>7)，得到16比特的信号。饱和运算642(SatlO)将移位运算641输出的16比特的数据限制为10比特的信号。加法器643将饱和运算642输出的10比特的信号与FFE输出数据相加。加法器643输出的信号经过饱和运算644 (Sat6)得到6比特的数据。饱和运算输出的6比特的数据作为软判决信号rk输入到判决器620中，加法器621将判决器620的判决结果dk与软判决信号rk相加得到判决误差，该判决误差经过饱和运算622 (Sat4)得到4比特的判决误差ek。选择器630接收判决器620输出的判决结果dk和译码器输出的译码结果va_tent_sym。并且当控制信息sym_type_sel为O时,选择将判决结果dk输出到反馈均衡器610,当控制信息sym_type_sel为O时,将译码结果va_tent_sym输出到反馈均衡器610,即输出到反馈均衡器610的延迟寄存器611。另外，选择器630可以为判决反馈均衡器设置可选项(option)，例如，在物理层控制(PHY Control)阶段，可以使用判决器输出的符号(即判决结果MSj^DFE 610的输入，而进入正常工作模式后，采用TCM译码输出的译码结果做为DFE 610的输入。在译码结果va_ tent_sym进入到选择器630之前，可以先经过多个延迟寄存器(ND)进行延时处理。应理解，本实施例中各个信号的比特数仅仅是示例，根据需要，各个信号的比特数也可以为其它值。图7是根据本发明的另一实施例的均衡电路700的示意性实现图。均衡电路700是本发明实施例的均衡电路的一个例子。均衡电路700包括四路FFE 710、四个加法器720、一个TCM译码器730、四路DFE740 (为了清楚起见，图7中仅示出了一路DFE)和第一系数更新模块750、第二系数更新模块760以及选择器770。TCM译码器730包括一维超前分支度量单兀731( ID Look Ahead Branch MetricUnit，1DLA-BMU)、四维分支度量单元(4D Branch Metric Unit，4DBMU)732、加法-比较-选择单兀733(Add-Compare-Select Unit, ACSU)和幸存路径存储单兀(Survive path MemoryUnit, SMU) 734。四路FFE 710 (包括FFEl至FFE4)的输入端分别与四路ADC 780 (包括ADCl至ADC4)的输出端相连接，并且四路FFE 710的输出端与TCM译码器730的IDLA-BMU 731相连接。四路加法器720分别将四路EC/NC790、四路FFE 710的输出以及四路DFE 740的输出相加，得到均衡输出结果(即软判决信号)Z1 (n)、Z2 (η)、Z3 (η)和Z4 (η)。IDLA-BMU 731用于在η时刻接收四路软判决信号，并且在一维子集中寻找与之最接近的符号作为64个一维判决值，同时得到相应的误差。4DBMU 732用于根据从IDLA-BMU731接收的64个一维判决和误差生成32个四维判决和相应的误差。ACSU 733用于根据4DBMU 732的输出得到每个状态的路径度量，并记录每个状态幸存路径的解码结果和路径度量。SMU734为回溯单元，在满足回溯深度之后，寻找最小路径度量值所对应的状态，以此状态为初始状态进行回溯，得到四路优选译码结果Va_tent_Sym，例如，ΡΑΜ-5比特信号。可选地，SMU可能根据不同的回溯深度生成不同的译码结果，分别将不同的译码结果分别发送给选择器和作为最终的译码结果输出。四个选择器770接收TCM译码器730的SMU 734输出的四路译码结果va_tent_sym和判决器输出的判决结果(即硬判决信号)，并且分别根据控制信息(例如，O或I)选择输出译码结果或者判决结果到四路DFE 740。第一系数更新模块750根据判决器输出的判决误差对FFE 710的滤波系数进行更新，第二系数更新模块760根据判决器输出的判决误差对DFE 740的滤波系数进行更新。图8是根据本发明的一个实施例的数据传输系统800的结构性框图。数据传输系统800，包括本地发送机895、本地接收机890、混合器810和上述实施例的均衡电路。本地发送机895向远程接收机发送数据；本地接收机890从远程发送机接收数据；混合器810连接在该本地发送机895与该数据传输系统的传输线之间，并且连接在该本地接收机890与该传输线之间；上述实施例中的任何一种均衡电路连接在该本地接收机与890该混合器810之间，用于消除该本地接收机890接收的数据中的码间干扰。数据传输系统800可以支持1000BASE-T协议标准下的通信，并且数据传输系统的传输线可以为千兆以太网线缆。本发明的实施例并不限于此，例如，数据传输系统800也可以支持100BASE-TX或10BASE-T等协议。本发接收机890和本发接收机895可以实现为收发机，也可以为独立的设备。上述均衡电路可以是独立的电路，也可以在集成在本地接收机890中实现。上述传输线可以为双绞线，例如，五类或超五类UTP。另外，数据传输系统800还可以包括回声消除器885,用于基于本地发送机895发送的数据估计传输线中的回声信号，并且将估计的回声信号与前向均衡器的输出相加，以 便消除传输线中的回声。上述均衡电路可以包括前向均衡器830、反馈均衡器870、选择器880、系数更新模块860、TCM译码器840、判决器850、加法器835和加法器855。数据传输系统800还可以包括ADC 820，用来将从一对双绞线接收的模拟信号转换成数字信号。ADC 820输出的数字信号被传输到前向均衡器830作为输入数据。前向均衡器830对接收到的输入数据进行滤波，以消除在时间上超前的码间干扰，即前向码间干扰。加法器855用于将判决器850输出的判决结果与判决器850输入的数据相加得到判决误差。加法器835用于将前向均衡器830的输出与反馈均衡器870的输出相加得到均衡输出结果。另外，还可以用于将前向均衡器830的输出与回声消除器885的输出相加，用于消除传输线中的回声。TCM译码器840用于对均衡输出结果进行译码，以译码经网格编码的符号。另外，TCM译码器840还可以接收对应于其它对双绞线的均衡输出结果作为输入。选择器880用于根据控制信息选择判决器850的输出的判决结果或者TCM译码器840输出的译码结果输出到反馈均衡器870。反馈均衡器870用于对输入数据进行滤波，以便估计双绞线传输缆线中的在时间上滞后的码间干扰，即后向码间干扰。系数更新模块860用于根据加法器855得到的判决误差更新前向均衡器830、反馈均衡器870、回声消除器885的滤波系数。图9是根据本发明的一个实施例的一种均衡方法的示意性流程图。910，将第一输入数据与反馈信号相加，得到均衡输出结果。920，对该均衡输出结果进行译码得到译码结果。930，基于第一滤波系数对该译码结果进行滤波，得到该反馈信号，以便消除在时间上滞后的码间干扰。根据本发明的实施例可以通过使用反馈均衡器对译码结果进行滤波来消除均衡输出结果中的码间干扰，由于不再通过使用反馈均衡器对判决器的输出进行滤波来消除码间干扰，因此，反馈均衡器中不会出现由于判决器判决错误造成的错误传递，从而不会在均衡输出结果中出现错误。可选地，作为另一实施例，图9的方法还包括基于第二滤波系数对第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到第一输入数据；对该均衡输出结果进行硬判决得到判决结果；将该均衡输出结果与该判决结果相加得到判决误差；根据该判决误差更新第一滤波系数；根据该判决误差更新第二滤波系数。在930中，可以根据控制信息选择该译码结果，并且基于第一滤波系数对该译码结果进行滤波，其中该均衡方法还包括根据该控制信息选择该判决结果，并且基于第一滤波系数对该判决结果进行滤波，得到该反馈信号，以便消除在时间上滞后的码间干扰。在930中，可以在该控制信息指示正常工作模式的情况下，选择该译码结果，并且在该控制信息指示训练模式的情况下，选择该判决结果。
可选地，作为另一实施例，图9的方法还包括基于第一滤波系数对该反馈均衡器输入的数据进行滤波来消除在时间上滞后的码间干扰。可选地，作为另一实施例，图9的方法还包括在基于第一滤波系数对该译码结果进行滤波之前对该译码结果进行延迟处理。在920中，可以对该均衡输出结果进行网格编码调制译码得到译码结果。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM, Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范 围为准。
权利要求
1.一种均衡电路，其特征在于，包括 第一加法器，接收反馈信号和由前向均衡器输出的第一输入数据，用于将所述第一输入数据与所述反馈信号相加，得到均衡输出结果； 译码器，接收所述均衡输出结果，用于对所述均衡输出结果进行译码得到译码结果；反馈均衡器，接收所述译码结果，用于基于第一滤波系数对所述译码结果进行滤波，得到所述反馈信号，并且向所述第一加法器输出所述反馈信号，以便消除在时间上滞后的码间干扰。
2.根据权利要求I所述的均衡电路，其特征在于，还包括 所述前向均衡器，接收第二输入数据，用于基于第二滤波系数对所述第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到所述第一输入数据，并且向所述第一加法器输出所述第一输入数据； 判决器，接收所述均衡输出结果，用于对所述均衡输出结果进行硬判决得到判决结果; 第二加法器，接收所述判决结果和所述均衡输出结果，用于将所述均衡输出结果与所述判决结果相加得到判决误差； 第一系数更新模块，接收所述判决误差，用于根据所述判决误差更新所述第一滤波系数，并且向所述反馈均衡器输出所述第一滤波系数； 第二系数更新模块，接收所述判决误差，用于根据所述判决误差更新所述第二滤波系数，并且向所述前向均衡器输出所述第二滤波系数。
3.根据权利要求2所述的均衡电路，其特征在于，还包括 选择器，接收所述判决结果和所述译码结果，用于根据控制信息选择所述译码结果或者所述判决结果，并且将选择的所述译码结果或者所述判决结果输出到所述反馈均衡器作为所述反馈信号。
4.根据权利要求3所述的均衡电路，其特征在于，所述选择器在所述均衡电路的正常工作模式下选择所述译码结果输出到所述反馈均衡器，在所述均衡电路的正常工作前的训练模式下选择所述判决结果输出到所述反馈均衡器。
5.根据权利要求2至4中的任一项所述的均衡电路，其特征在于，所述前向均衡器还用于基于所述第二滤波系数对所述第二输入数据进行滤波来消除在时间上滞后的码间干扰。
6.根据权利要求I至5中的任一项所述的均衡电路，其特征在于，所述译码器与所述反馈均衡器之间连接有多个延迟寄存器。
7.根据权利要求I至6中的任一项所述的均衡电路，其特征在于，所述译码器为网格编码调制译码器。
8.一种数据传输系统，其特征在于，包括 本地发送机，用于向远程接收机发送数据； 本地接收机，用于从远程发送机接收数据； 混合器，连接在所述本地发送机与所述数据传输系统传输线之间，并且连接在所述本地接收机与所述传输线之间； 如权利要求I至7中的任一项所述的均衡电路，连接在所述本地接收机与所述混合器之间，用于消除所述本地接收机接收的数据中的码间干扰。
9.一种均衡方法，其特征在于，包括 将第一输入数据与反馈信号相加，得到均衡输出结果； 对所述均衡输出结果进行译码得到译码结果； 基于第一滤波系数对所述译码结果进行滤波，得到所述反馈信号，以便消除在时间上滞后的码间干扰。
10.根据权利要求9所述的均衡方法，其特征在于，还包括 基于第二滤波系数对第二输入数据进行滤波，以消除在时间上超前的码间干扰并得到所述第一输入数据； 对所述均衡输出结果进行硬判决得到判决结果； 将所述均衡输出结果与所述判决结果相加得到判决误差； 根据所述判决误差更新所述第一滤波系数； 根据所述判决误差更新所述第二滤波系数。
11.根据权利要求10所述的均衡方法，其特征在于，所述基于第一滤波系数对所述译码结果进行滤波，包括 根据控制信息选择所述译码结果，并且基于所述第一滤波系数对所述译码结果进行滤波， 其中该均衡方法还包括 根据所述控制信息选择所述判决结果，并且基于所述第一滤波系数对所述判决结果进行滤波，得到所述反馈信号，以便消除在时间上滞后的码间干扰。
12.根据权利要求11所述的均衡方法，其特征在于，所述根据控制信息选择所述译码结果，包括 在所述控制信息指示正常工作模式的情况下，选择所述译码结果， 其中所述根据所述控制信息选择所述判决结果，包括 在所述控制信息指示训练模式的情况下，选择所述判决结果。
13.根据权利要求10至12中的任一项所述的均衡方法，其特征在于，还包括 基于所述第一滤波系数对所述反馈均衡器输入的数据进行滤波来消除在时间上滞后的码间干扰。
14.根据权利要求9至13中的任一项所述的均衡方法，其特征在于，还包括在基于所述第一滤波系数对所述译码结果进行滤波之前对所述译码结果进行延迟处理。
15.根据权利要求9至14中的任一项所述的均衡方法，其特征在于，所述对所述均衡输出结果进行译码得到译码结果，包括 对所述均衡输出结果进行网格编码调制译码得到译码结果。
全文摘要
本发明提供了一种均衡电路、数据传输系统和均衡方法。均衡电路包括第一加法器接收反馈信号和前向均衡电路输出的第一输入数据，用于将第一输入数据与该反馈信号相加，得到均衡输出结果；译码器接收该均衡输出结果，用于对该均衡输出结果进行译码得到译码结果；反馈均衡器接收该译码结果，用于基于第一滤波系数对该译码结果进行滤波，得到该反馈信号，并且向第一加法器输出该反馈信号，以便消除在时间上滞后的码间干扰。由于不再通过使用反馈均衡器对判决器的输出进行滤波来消除码间干扰，因此能够避免均衡器中出现错误传递。
文档编号H04L25/03GK102882817SQ20121036250
公开日2013年1月16日 申请日期2012年9月26日 优先权日2012年9月26日
发明者俞波, 曹炜, 魏茂林 申请人:华为技术有限公司