一种卫星通信信关站信号解调处理板的制作方法
【专利摘要】本发明公开了一种卫星通信信关站信号解调处理板，包括中频信号接收器，所述中频信号接收器连接有至少两个A/D转换器，其中一个A/D转换器直接连接FPGA单元，其余A/D转换器均连接DDC数字下变频器，所述DDC数字下变频器连接FPGA单元，FPGA单元连接DSP单元和通信接口，FPGA单元包括数控振荡模块，所述数控振荡模块连接级联积分梳状滤波模块，所述级联积分梳状滤波模块连接半带滤波模块，半带滤波模块连接信道化多相滤波器组模块。本发明卫星通信信关站信号解调处理板，利用FPGA实现DDC数字下变频器功能，且FPGA单元内设置信道化多相滤波器组，在不增加处理板结构的基础上实现了多通道信号同时处理。
【专利说明】一种卫星通信信关站信号解调处理板
【技术领域】
[0001]本发明涉及卫星移动通信信号交换【技术领域】，特别涉及一种卫星通信信关站信号解调处理板。
【背景技术】
[0002]卫星移动通信就是地球上(包括地面和低层大气中)的无线电通信站之间利用卫星作为中继而进行的通信。卫星在空中起中继站的作用，把地球站发上来的电磁波放大后再反送回另一地球站。信关站则是卫星系统形成的链路，信关站的作用主要是提供卫星移动通信系统与地面固定通信网、地面移动通信网的接口，实现互连；控制卫星移动终端接入卫星通信系统，并保证其在通信过程中信号不中断。
[0003]卫星通信信关站信号解调处理板是卫星移动通信系统的重要组成部分，卫星通信信关站信号解调处理板对卫星发射的中频信号进行解调、处理，然后输出。随着卫星通信的不断发展，信关站的信号解调处理信息不断提高，图像、语音和数据信息不断的提高，需要信关站信号解调处理板处理的图像、语音和数据信息也不断增长，数据传输速率不断提高。数字下变频器(DDC)，具有数字下变频、数据抽取等功能，是卫星通信信关站信号解调处理板重要的元器件之一。传统的DDC数字下变频器没有考虑带宽信号的抽取滤波，处理带宽不能达到宽带多通道的要求，只能以有限的组合配置滤波器和抽取器，导致卫星通信信关站信号解调处理板结构增大。此外，专用DDC芯片的结构固定，带宽不能满足高速数据(如大于400Mbps)解调的要求。
【发明内容】
[0004]本发明的目的在于提供一种卫星通信信关站信号解调处理板，该信号解调处理板利用FPGA完成数字下变频，实现多通道信号处理，且不增加处理板结构。
[0005]为了实现上述发明目的，本发明提供了以下技术方案:
一种卫星通信信关站信号解调处理板，包括中频信号接收器，所述中频信号接收器连接有至少两个A/D转换器，其中一个A/D转换器直接连接FPGA单元，其余A/D转换器均连接DDC数字下变频器，所述DDC数字下变频器连接FPGA单元，FPGA单元连接DSP单元和通信接口，FPGA单元包括数控振荡模块，所述数控振荡模块连接级联积分梳状滤波模块，所述级联积分梳状滤波模块连接半带滤波模块，所述半带滤波模块连接信道化多相滤波器组模块。
[0006]所述A/D转换器用于完成中频模拟信号的数字转换；所述DDC数字下变频器用于滤波、信号调整和下变频处理；所述FPGA单元一方面将经过DDC数字下变频器处理的数字信号进行格式转换、半带滤波、解调和解码，另一方面直接将经过A/D转换器转换后的数字信号进行下变频处理，再进行滤波和解调；所述DSP单元对接收的信号进行配置计算处理，处理后的信息通过通信接口输出。
[0007]优选的，所述通信接口为VPX接口。VPX接口具有更多的I/O通信口，支持高速的数据传输，适合高速数字信号的及时处理，处理能力可扩展，对外接口可替换，抗震性能高。
[0008]与现有技术相比，本发明的有益效果:本发明卫星通信信关站信号解调处理板，利用FPGA实现DDC数字下变频器功能，且FPGA单元内设置信道化多相滤波器组，在不增加处理板结构的基础上实现了多通道信号同时处理。而且，通过配置FPGA单元中组成DDC数字下变频器的功能模块，可实现传输速率大于400Mbps的数据解调。
[0009]【专利附图】
【附图说明】:
图1为卫星通信系统信号传输、处理流程框图；
图2为本发明信号解调处理板结构框图；
图3为中频信号接收器与A/D转换器连接原理框图；
图4为DDC数字下变频器与FPGA单元连接原理框图；
图5为FPGA单元中实现多通道信号下变频处理的原理框图；
图6为FPGA单元与DSP单元连接原理框图；
图7为A/D转换器与FPGA单元连接原理框图；
图8为FPGA单元和VPX接口连接原理框图。
【具体实施方式】
[0010]下面结合试验例及【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范围。
[0011]如图1所示，卫星发出信号，地面天线将该信号经下行链路传输至地球站；地球站将接收的该微弱信号传输至低噪声放大器单元，以保证接收信号的质量；经放大的该信号再经过下变频器进行频率变换，对信号再次放大，输出不同频率的中频信号；进一步放大的该中频信号经解调器信号处理板进行解调、编码后得到相应的信息，并输出该信息。
[0012]参考图2、图5，本实施例列举的卫星通信信关站信号解调处理板包括中频信号接收器、至少两个A/D转换器、DDC数字下变频器、FPGA单元、DSP单元、及VPX接口，其中，所述中频信号接收器连接A/D转换器，其中一个A/D转换器直接与FPGA单元连接，FPGA单元包括数控振荡模块，所述数控振荡模块连接级联积分梳状滤波模块(CIC)，所述级联积分梳状滤波模块连接半带滤波模块(HB)，所述半带滤波模块连接信道化多相滤波器组模块，其余的A/D转换器连接DDC数字下变频器，所述DDC数字下变频器连接FPGA单元，FPGA单元连接DSP单元和VPX接口。FPGA单元中的数控振荡模块、级联积分梳状滤波模块、半带滤波模块和信道化多相滤波器组模块是通过编程生成的图形化器件。
[0013]FPGA单元中的数控振荡模块、级联积分梳状滤波模块、半带滤波模块实现传统DDC数字下变频器的下变频处理功能，结合信道化多相滤波器组模块，可实现多通道信号处理。利用FPGA实现熟悉下变频功能，减少了 DDC数字下变频器的使用量，降低成本，同时也减小了处理板的结构；实现多通道信号处理，一方面降低处理成本，另一方面还避免了因信道化多相滤波器组的使用而导致的处理板结构增加。
[0014]本发明卫星通信信关站信号解调处理板的工作流程为:中频信号接收单元将接收的中频模拟信号传输至A/D转换器，A/D转换器将中频模拟信号转换为数字信号，然后一部分通道的数字信号传输至各个DDC数字下变频器(通常处理板上设置有多个DDC数字下变频器，一个DDC数字下变频器对一个通道的数字信号进行下变频处理)，各个DDC数字下变频器对该数字信号进行滤波、信号调整和下变频处理，然后传输至FPGA单元，FPGA单元对经过下变频处理的数字信号进行格式转换、半带滤波、解调、解码；另一部分通道的数字信号直接传输至FPGA单元:从A/D转换器输出的中频数字信号与FPGA单元中的数控振荡器产生的本振信号相乘，该中频数字信号下变频到零中频信号，该零中频信号再依次经过级联积分梳状滤波器、半带滤波器和信道化多相滤波器组，进行抽取滤波，同时把宽带信号均匀分成若干子频带信号输出，完成DDC数字下变频器模块对中频信号的下变频、滤波、信号调整处理，然后传输至DSP单元。DSP单元对接收的数字信号进行配置计算处理、数字解调处理，处理后的信号再返回至FPGA单元，处理后的信号经FPGA单元滤波后通过VPX接口输出，VPX接口连接至计算机和磁盘阵列，该信息通过RAID阵列卡存储在计算机磁盘阵列中，方便研究人员的研究。
[0015]本发明卫星通信信关站信号解调处理板的各组成单元及各单元连接关系具体描述如下。
[0016]参考图3，中频信号接收单元包括高频头，中频模拟信号被高频头接收，再经过阻抗变换后传输至A/D转换器。A/D转换器的输入时钟可以由外部时钟输入，也可以由普通晶振或恒温晶振提供，本实施例中A/D转换器的输入时钟由恒温晶振提供。A/D转换器采样时钟要求质量高，且相位噪声低，如果时钟信号抖动较大，信噪比容易恶化，很难保证有效采样位数的精度。为了优化性能，A/D转换器的时钟输入采用差分低抖动的时钟输入，将输入时钟处理为LVPECL信号，通过交流耦合到A/D转换器。
[0017]一个DDC数字下变频器可连接4个A/D转换器，每个A/D转换器占用DDC数字下变频器的一个数据通道。A/D转换器、DDC数字下变频器的输出电平均为3.3V，采用直流耦合方式连接。A/D转换器输出数据位宽度为14位，DDC数字下变频器数据输入位宽度为17位。A/D转换器的输出为TWOS补码格式，由于数据位宽对不齐，所以将A/D转换器与DDC数字下变频器的数据按照最高位对齐，DDC数字下变频器的多余低位下拉。
[0018]参考图4，一个FPGA单元可连接4个DDC数字下变频器。DDC数字下变频器与FPGA单元的互连包括DDC数字下变频器的输入控制互连、输出信号互连、控制信号互连。
[0019]DDC数字下变频器包括四个输入使能引脚与FPGA单元进行输入控制互连，每片DDC数字下变频器共占用FPGA单元的4个3.3V I/O管脚。
[0020]本实施例中，DDC数字下变频器的输出数据通道分数据使能、帧同步使能、输出使能三类。DDC数字下变频器的输出信号还提供一路VGA/衰减控制输出通道和两个输出时钟引脚，DDC数字下变频器连接到FPGA单元上的信号包括A、B、C、D四个输出数据通道和两个输出时钟引脚。
[0021]DDC数字下变频器与FPGA单元的控制信号互连包括硬件控制和微处理器接口控制两类。硬件控制有同步输入、同步输出、复位三种信号，共占用FPGA单元的4个3.3V I/O管脚。微处理器接口控制共占用FPGA单元的23个3.3V I/O管脚。
[0022]参考图6，FPGA单元与DSP单元的数据通道通过DSP的EMIFA以直流耦合的方式互连。DSP单元控制与状态信号有复位(RESET)信号、非可屏蔽中断(匪I)信号、复位状态输出(RESETSTAT)信号、上电复位(POR)信号、GP10[3:0]信号、HMERl信号、TMER2信号、IIC信号。DSP单元的AECLKIN信号引脚和AECLK0UT信号引脚连接至FPGA单元的时钟引脚。
[0023]DSP单元的两路McBSP以多通道同步串口的形式与FPGA单元互连。
[0024]参考图7，A/D转换器与FPGA单元之间的互连需要穿过背板接插件，A/D转换器与FPGA单元之间的控制与状态线通过OVR和RDY两个引脚连接。
[0025]参考图8，VPX接口完成FPGA单元与上位机的通信，使局部总线快速转换到VPX总线上。FPGA 与 VPX 总线接口之间通过 3.3V LVTTL (Low Voltage Transistor-TransistorLogic)连接，FPGA与VPX有8个单端LVTTL引脚直接互连，还有两个单端LVTTL引脚与串口控制芯片MAX3232互连实现两路串口连接到VPX。
【权利要求】
1.一种卫星通信信关站信号解调处理板，包括中频信号接收器，所述中频信号接收器连接有至少两个A/D转换器，其特征在于，其中一个A/D转换器直接连接FPGA单元，其余A/D转换器均连接DDC数字下变频器，所述DDC数字下变频器连接FPGA单元，FPGA单元连接DSP单元和通信接口，FPGA单元包括数控振荡模块，所述数控振荡模块连接级联积分梳状滤波模块，所述级联积分梳状滤波模块连接半带滤波模块，所述半带滤波模块连接信道化多相滤波器组模块。
2.根据权利要求1所述的基于PC1-E接口的卫星通信信关站信号解调处理板，其特征在于，所述A/D转换器完成中频模拟信号的数字转换；所述DDC数字下变频器用于滤波、信号调整和下变频处理；所述FPGA单元一方面将经过DDC数字下变频器处理的数字信号进行格式转换、半带滤波、解调和解码，另一方面直接将经过A/D转换器转换后的数字信号进行下变频处理，再进行滤波和解调；所述DSP单元对接收的信号进行配置计算处理，处理后的信息通过通信接口输出。
3.根据权利要求1或2所述的基于PC1-E接口的卫星通信信关站信号解调处理板，其特征在于，所述通信接口为VPX接口。
【文档编号】H04B7/185GK103856257SQ201210499051
【公开日】2014年6月11日 申请日期:2012年11月29日 优先权日:2012年11月29日
【发明者】吴伟林, 王维军, 何戎辽, 谭慧超, 张龙 申请人:成都林海电子有限责任公司