具有可配置输出单元的集成电路及其制造方法和听力设备与流程

本发明涉及具有可配置输出单元的集成电路(IC)，尤其是涉及用于听力设备或适于听力设备的IC。

背景技术：
具有嵌入的数字信号处理器的集成电路(IC)或芯片被广泛地用于助听器产业中以提供紧凑和小的助听器。用于助听器中的IC是小的，并且输入/输出端口或焊盘的数量是有限制的。典型地，IC被设计为接口连接助听器的特定元件。

技术实现要素：
当设计和构造在多种不同听力设备模型中能够使用不同元件或能够使用相同元件的助听器时，需要增加设计的灵活性。此外，由于听力设备的电源容量有限，需要提供具有低功耗的IC。因此，提供一种用于听力设备的集成电路(IC)，其中集成电路包括接地导轨(rail)，适于承载第一电压的第一功率导轨，和适于承载第二电压的第二功率导轨，集成电路包括用于将集成电路连接到其它元件的多个焊盘，多个焊盘包括至少一个输出焊盘，至少一个输出焊盘包括第一输出焊盘。集成电路包括至少一个输出单元，其包括第一输出单元，具有连接到接地导轨的接地引脚，连接到第一功率导轨的第一电源引脚，连接到第二功率导轨的第二电源引脚，数据引脚，至少一个电压选择引脚和接线到第一输出焊盘的输出引脚。第一输出单元适于，取决于施加到至少一个电压选择引脚的控制信号，根据第一模式和根据第二模式操作，第一模式中，第一输出引脚上的电压具有第一幅值，第二模式中，第一输出引脚上的电压具有大于第一幅值的第二幅值。还公开了一种用于制造集成电路的方法。该方法包括提供至少一个输出单元，其具有输出引脚和至少两个驱动晶体管，每个晶体管都具有连接到输出单元的各自的第一和第二电源引脚的第一端子，第二端子，连接到输出引脚的第三端子，第四端子，其中两个驱动晶体管的第四端子电线连接使得各自的驱动晶体管的第三和第四端子之间的电压差小于第三和第四端子之间的二极管阈值电压。该方法可以包括将第四端子电线连接到适于承载最大供电电压的电源引脚，例如第二电源引脚。本发明的优势在于第一输出焊盘的电压幅值在配置甚至是使用期间都可以通过调整寄存器设定而被容易地调整，从而增加了助听器构造器的设计灵活性，而不增加IC上焊盘的数量，并且同时通过避免IC中不需要的电流路径保持了低功耗。附图说明参考附图通过以下的示例性实施方式的详细描述本领域技术人员将会很清楚本发明的上述和其它特征和优点，其中：图1示意性地示出了听力设备，图2示意性地示出了示例性的集成电路，以及图3示意性地示出了示例性的输出单元。具体实施方式为了清楚起见，附图是示意性并且简化了的，并且它们仅仅示出理解发明所必需的细节，同时其它细节被省略。自始至终，同样的参考数字用于相同的或相应的部分。如果需要双向通信，至少一个输出单元，例如第一输出单元，可以被配置为形成输入/输出(I/O)单元的一部分或是嵌入到输入/输出(I/O)单元中。集成电路可选择地包括处理核(core)，例如用于为了补偿用户听力损伤的数字音频信号的数字信号处理。处理核连接到用于和其它单元或元件进行通信的多个通信单元或外围单元，其它单元或元件例如AD转换器单元、用户接口、存储器单元和/或听力设备的无线电单元。因此，IC包括至少一个通信单元，包括至少第一通信单元，其嵌入如这里所述的一个或多个输出单元。IC可以包括第二和/或第三通信单元。通信单元可以适于根据一个或多个标准协议进行通信。示例性协议可以包括但不局限于串行外围接口总线(SPI)，具有主机和/或从机的互联集成电路(IIC或I2C)，集成芯片间声音(IIS，I2S)，和用于无线通信的协议等。通信元件或单元可以包括一个或多个输出单元，例如第一输出单元和/或第二输出单元，这取决于通信单元的功能。通信单元可以包括一个或多个输入单元。通信单元可以包括一个或多个输入/输出(IO)单元，即适于双向通信的单元。集成电路包括多个焊盘，其用于将IC或IC的通信单元连接到其它元件，例如存储器单元、无线电单元、用户接口、例如电池或其它的电源。多个焊盘包括用于到接地或其它参考电压的连接的第一焊盘，用于到例如电池的电源的连接的第二焊盘，并且多个通信焊盘包括适于操作为用于将IC连接到其它元件的输出焊盘的第一通信焊盘。第一功率导轨可以适于承载第一电压V1，例如Vbattery，第二功率导轨可以适于承载第二电压V2。第二电压V2可以大于第一电压V1。在一个或多个实施方式中，V2＝2*Vbattery。输出单元，例如第一输出单元和/或第二输出单元，可以包括第一晶体管，第二晶体管和第三晶体管，其中每个晶体管具有第一端子，第二端子，第三端子和第四端子。第一晶体管可以是N-MOS晶体管，其中第一端子是源极，第二端子是栅极，第三端子是漏极并且第四端子是体(body)。第一晶体管可以配置为将输出引脚上的电压拉向施加到接地导轨的接地或其它参考电压。因此，第一晶体管可以表示为接地晶体管。第二、第三和/或第四晶体管可以是P-MOS晶体管，其中第一端子是源极，第二端子是栅极，第三端子是漏极并且第四端子是体。第二、第三和/或第四晶体管可以配置为将输出引脚上的电压拉向或驱动到通过IC中可用的功率导轨施加到各自的电源引脚的电压。因此，第二、第三和/或第四晶体管可以表示为驱动晶体管。IC可以包括多个驱动晶体管，每个都连接在输出引脚和各自的电源引脚之间。至少两个驱动晶体管的第四端子可以连接到公共端子，其具有等于或大于至少两个驱动晶体管的第三端子上的电压电平的电压电平。在一个或多个输出单元中，第一晶体管的第一端子可以电线连接到接地引脚，并且第一晶体管的第三端子可以电线连接到输出引脚。第一晶体管的第四端子可以电线连接到第一端子。第一晶体管的第二端子可以电线连接到数据引脚或连接到调整数据引脚上的数据信号以校正信号幅值的第一电平位移器的输出。在一个或多个输出单元中，第二晶体管的第一端子可以电线连接到第一电源引脚，并且第二晶体管的第三端子可以电线连接到输出引脚。在一个或多个输出单元中，第三晶体管的第一端子可以电线连接到第二电源引脚，并且第三晶体管的第三端子可以电线连接到输出引脚。在一个或多个输出单元中，驱动晶体管的第四端子可以电线连接，使得各自的驱动晶体管的第三端子和第四端子之间的电压差Vdif＝Vthirdterminal-Vfourthterminal小于第三和第四端子之间的寄生二极管的二极管阈值电压Vthres。电压差Vdif可以小于0.4V。对于一个或多个驱动晶体管，电压差Vdif可以小于0.4V，例如小于0.3V，小于0.2V。在一个或多个实施方式中，电压差Vdif可以小于或等于0V。在一个实施方式中，其中第四端子电线连接到最大电源电压，保证了Vdif小于或等于0V，而与操作模式无关。在一个或多个输出单元中，例如第一输出单元中，第二晶体管的第四端子和第三晶体管的第四端子可以电线连接到承载最大电压的电源引脚。第二晶体管的第四端子和第三晶体管的第四端子可以电线连接到公共端子。第三晶体管的第一端子可以是公共端子。从而当输出单元操作在输出引脚上具有最小电压幅值的模式中时，可以避免不需要的漏电流。第二晶体管和第三晶体管的第二端子可以连接到第一输出单元的逻辑电路的输出以在操作的第一模式(第二晶体管激活(active))和第二模式(第三晶体管激活)之间选择。因此，取决于施加到至少一个电压选择引脚的控制信号，集成电路的一个或多个输出单元可以适于能够在第一模式和第二模式中操作，在第一模式中，输出引脚上的电压信号在VGND*和V1*之间切换，在第二模式中，输出引脚上的电压信号在VGND*和V2*之间切换。集成电路可以包括第三功率导轨，其适于承载第三电压V3，第一输出单元可以包括连接在输出引脚和连接到第三功率导轨的第三电源引脚之间的第四晶体管。第四晶体管具有第一端子，第二端子，第三端子和第四端子。第四端子可以电线连接到公共端子。取决于施加到至少一个电压选择引脚上的控制信号，第一输出单元可以适于根据第三模式操作，其中第三模式中，第一输出引脚上的电压具有第三幅值。第四晶体管的第一端子可以电线连接到第三电源引脚，第四晶体管的第三端子可以电线连接到输出引脚。取决于施加到至少一个电压选择引脚上的控制信号，第四晶体管的第二端子可以电线连接到逻辑电路以在第三操作模式中实现第四晶体管的激活，其中输出引脚上的电压信号在VGND*和V3*之间切换。集成电路的一个或多个输出单元可包括逻辑电路，该逻辑电路具有连接到至少一个电压选择引脚和数据引脚的输入，和连接到驱动晶体管(第二、第三和第四晶体管，如果存在第四晶体管的话)的第二端子的输出，以通过选择性地激活第二、第三和第四晶体管在模式之间进行选择。集成电路可以包括至少一个电平位移器，其包括在数据引脚和第一、第二和第三晶体管的第二端子之间的第一电平位移器，其用于调整数据信号以校正信号幅值。第一电平位移器可以设置在数据引脚和逻辑电路之间和/或在逻辑电路和驱动晶体管的第二端子之间。至少一个电平位移器可以包括在至少一个电压选择引脚和逻辑电路之间的第二电平位移器，其用于调整电压选择信号以校正逻辑电路的信号幅值。集成电路可以包括连接到第一输出单元的核，其中核适于执行听力设备的信号处理。图1示出了听力设备2。听力设备2包括音频输入接口4，其用于接收电子和/或声音形式的一个或多个音频信号。音频输入接口4可以包括一个或多个麦克风，例如，第一麦克风和/或第二麦克风，和/或拾音线圈。音频输入接口4可以包括音频连接器或音频输入罩(boot)，其用于将外部音频源耦合到听力设备2。音频输入接口4连接到AD转换器单元6，其连接到信号处理单元或集成电路8。AD转换器单元6转换或变换来自音频输入接口4的音频信号，并且将一个或多个数字音频信号发送到信号处理单元8以进行处理，例如为了补偿听力损失或其它听力损伤。信号处理单元8可以将控制信号发送到AD转换器单元6来配置和控制AD转换器6的操作。信号处理单元8可以连接到用户接口10，从而允许用户、计算机或其它听力设备来和听力设备进行通信，例如在助听器配置和/或使用期间。用户接口10可以包括按钮和/或数据电缆的连接器来在配置期间将听力设备耦合到例如计算机或其它听力设备。听力设备2可以包括存储器单元12，其连接到信号处理单元8用于存储数据或助听器参数，并且听力设备2可以选择性地包括无线电单元14，其连接到信号处理单元8并且适于接收和/或传输无线电信号，例如为了使听力设备2能够和例如听力设备和/或无线接口的其它设备无线地进行通信。AD转换器单元6可以嵌入到信号处理单元或集成电路8中。听力设备2可以包括接收器或扬声器16，其连接到信号处理单元8用于向用户发出音频信号。图2示出了根据本发明的示例性信号处理单元或集成电路8。集成电路8包括处理核18，例如用于来自AD转换器6的数字音频信号的数字信号处理。处理核18连接到多个通信单元或外围单元，其用于和听力设备的其它单元进行通信，例如AD转换器单元6、用户接口10、存储器单元12和/或无线电单元14。集成电路8包括多个通信单元20、28、30、32、34、36、38，其形成到处理核18的接口。通信单元可以配置为取决于连接到其上的单元来实现不同的通信协议。第一和/或第二输出单元或IO单元可以在每个或一个或多个通信单元20、28、30、32、34、36、38中实现。此外，集成电路可以包括时钟管理单元22，其选择性地包括如这里所述的一个或多个输出单元或IO单元。图3示出了根据本发明的示例性输出单元，例如第一和/或第二输出单元，其例如可以在图2中的集成电路的一个或多个通信单元中实现。输出单元106具有连接到集成电路的接地导轨50的接地引脚108，连接到适于承载第一电压V1的集成电路的第一功率导轨52的第一电源引脚110，连接到适于承载第二电压V2的集成电路的第二功率导轨54的第二电源引脚112，数据引脚114，至少一个电压选择引脚116和电线连接到第一输出焊盘104的输出引脚118。输出单元106还包括连接到核功率导轨56的核电源引脚120。第一输出焊盘104可以如所述嵌入到输出单元106中，或是布置在集成电路中输出单元的外部。输出单元106，即第一输出单元，取决于施加到至少一个电压选择引脚116上的控制信号，适于根据第一模式和根据第二模式而操作，在第一模式中，输出引脚118上的电压具有第一幅值V1*，在第二模式中，第一输出引脚上的电压具有大于第一幅值的第二幅值V2*。输出单元106包括第一晶体管122、第二晶体管124和第三晶体管126，其分别具有第一端子128A、128B、128C，第二端子130A、130B、130C，第三端子132A、132B、132C和第四端子134A、134B、134C。逻辑电路136布置在至少一个电压选择引脚116和第二端子130B和130C之间，以取决于需要的操作模式选择性地激活第二晶体管和第三晶体管。输出单元包括第一电平位移器138，其耦合在数据引脚114和第二端子130B和130C之间以调整数据信号水平。此外，第二电平位移器140耦合在至少一个电压选择引脚116和第二端子130B和130C之间以调整电压选择信号水平。电平位移器138、140连接到第二电源引脚112和核电源引脚120。至少一个电压选择引脚116可以包括第一电压选择引脚和第二电压选择引脚，以在输出单元的多于两个不同操作模式之间进行选择。每个晶体管具有固有的寄生二极管，其也如图3中所示在第三端子和第四端子之间。第四端子的耦合消除或减少了驱动晶体管的第四和第三端子之间的寄生电流。参考标记列表2听力设备4音频输入接口6模拟数字(AD)转换器单元8信号处理单元10用户接口12存储器单元14无线电单元16扬声器/接收器18核20通信单元(主机接口)22时钟管理单元24音频输入/输出26H桥28通信单元(无线控制器)30通信单元(IIC主机)32通信单元(IIS接口)34通信单元(SPI主机)36通信单元(Com接口)38通信单元(IIC从机)50接地导轨52第一功率导轨54第二功率导轨56核功率导轨104第一输出焊盘106输出单元108接地引脚110第一电源引脚112第二电源引脚114数据引脚116一个或多个电压选择引脚118输出引脚或输出节点120核电源引脚122第一晶体管124第二晶体管126第三晶体管128A，128B，128C第一端子130A，130B，130C第二端子132A，132B，132C第三端子134A，134B，134C第四端子136逻辑电路138第一电平位移器140第二电平位移器