专利名称：基于cpci总线的列车通信网关装置的制作方法
技术领域：
基于CPCI总线的列车通信网关装置
技术领域：
本实用新型涉及列车通信网关装置，尤其涉及一种基于CPCI总线的列车通信网
关装置。
背景技术：
列车网关是机车不同车厢装置之间通信的设备，因此为了保证不同车厢装置之间的通信正常，对列车网关运行的可靠性有很高的要求。列车网关主要实现的是不同网络之间的桥接功能，因为MVB (多功能车辆总线)和WTB (列车总线)属于不同的网络，在网络协 议、数据结构和设备编组等方面都有很大的不同。因此要实现数据的跨网络通信传输就需要用到网关设备。在列车网关系统中，背板总线是几个信号功能模块间相互通信的物理通道，因此需要采用稳定性很高的背板总线。以前网关采用的背板总线是一条直连的印制板线路，相当于把三个模块的外部接口直接由导线连接，使用的通信协议就是CPU的外部总线协议。CPU外部总线在驱动能力方面较弱，不适合跨板级传输，因此对网关的稳定性造成一定的影响。由于外挂的是CPU外部总线，在设计时依赖CPU的资源和性能，设计时有局限性和依赖性，同时不利于扩展设计。
实用新型内容有鉴于此，为了实现较高的稳定性和可靠性，本实用新型提供一种基于CPCI总线的列车通信网关装置。一种基于CPCI总线的列车通信网关装置，包括CPU模块、MVB模块20及WTB模块，所述CPU模块负责所述网关装置的启动配置和任务调度，所述MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，所述WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理。所述网关装置还包括CPCI背板总线，所述CPU模块、MVB模块和WTB模块分别与所述CPCI背板总线之间进行连接，所述CPCI背板总线为所述CPU模块、MVB模块和WTB模块提供信息交互的通道。优选地，所述CPU模块、MVB模块、WTB模块和CPCI背板总线每一个模块对应一个PCB印制板。优选地，所述CPU 模块包括 CPU、BootR0M、NorFlash、SDRAM，PHY、RJ45、RS232、CPCI接口及时钟，所述BootROM、NorFlash, SDRAM连接在所述CPU的外部总线上，所述PHY和RS232分别连接在所述CPU的串口控制器的外部引脚上，所述CPCI接口芯片PCI 9056与所述CPU的外部总线连接。优选地，所述MVB模块包括485收发器、光耦隔离、电平转换、SRAM、FPGA及PCI9056，所述SRAM、PCI 9056以及485收发器连接在所述FPGA的外部I/O脚上。优选地，所述WTB模块包括DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、PCI 9056及FPGA，所述SRAM、PCI9056以及485收发器、MOS管推挽电路连接在所述FPGA的外部I/O脚上。本实用新型的网关装置采用成熟的CPCI总线技术增强了列车网络网关装置的可靠性和实时性。同时，采用CPCI总线技术使得网关装置内部板级通信速度最大提高到33MHZ的访问速度。此外，采用CPCI总线使得网关装置内部的板插槽最大可以扩展到8块，同时为热拔插系统供解决方案。
图I为本实用新型的优选实施例基于CPCI总线的列车通信网关装置的结构示意图。图2为图I中的CPU模块的结构示意图。图3为图I中的MVB模块的结构示意图。 图4为图I中的MTB模块的结构示意图。
具体实施方式为了更好地理解本实用新型，以下将结合具体实例及附图对实用新型的实施方式进行详细的说明。基于对列车通信网关装置的需求的考虑，选择稳定性和可靠性较高、速度较快的CPCI总线作为背板总线。CPCI总线是基于CPCI电气规范开发出的高性能工业总线，使用与3U和6U高度的电路插板设计。CPCI具有高开放性，高可靠性，使得该技术广泛应用产业自动化、航空航天、军事医疗。因此使网关的背板总线基于CPCI实现，可以极大的增强数控传输的可靠性和传输速度。请参阅图1，列车通信网关装置按照相应的功能划分，包括CPU模块10、MVB (多功能车辆总线)模块20、WTB (列车总线)模块30和CPCI背板总线40。其中，每个部分的相应功能如下=CPU模块10是几个模块的核心部分，负责整个系统启动配置和任务调度等；MVB模块20是连接多功能车辆总线(MVB)的接口模块，负责收发MVB总线数据及MVB总线的设备管理；WTB模块30是连接列车总线(WTB)的接口模块，负责收发WTB总线数据及WTB总线的设备管理；CPCI背板总线40是连接三个功能模块构成整个系统的总线。CPU模块10、MVB模块20和WTB模块30分别与CPCI背板总线40之间进行连接，每一个模块对应一个PCB印制板。CPU模块10、MVB模块20、WTB模块30为信号处理功能模块，CPCI背板总线40是连接以上三个模块的硬件通道，为三个功能模块提供信息交互的通道。三个信号模块是之间通信采用的是CPCI总线方式通信，背板严格按照CPCI总线协议对底板硬件的要求进行设计，同时三个模块之间数据交互严格按照CPCI总线协议规定的时序进行通信。请结合参阅图2，CPU模块10是主控制器，实现功能以太网接口、实时时钟、串口接口、任务调度、系统上电配置、CPCI总线、接口控制实现等功能。CPU模块10包括以下几个子模块CPU、BootROM、NorFlash、SDRAM, PHY、RJ45、RS232、CPCI 接口及时钟。CPU 模块10以CPU为核心，其中BootR0M、NorFlash、SDRAM等连接在CPU外部总线上，是CPU启动以及程序运行的必要外围电路。其中，PHY和RS232分别连接在CPU串口控制器的外部引脚上，其中PHY实现的是以太网的接入，RS232是串口的接入。CPCI接口芯片PCI9056与CPU外部总线连接，CPU通过外部总线来对PCI9056进行配置和控制已达到实现CPCI总线控制功能。具体子模块功能如下所示。CPU:整个 系统的控制中心，实现启动配置，任务调度等功能。本实用新型的优选实施例选取的是MPC860。BootROM 512K Flash,实现 CPU (MPC860)的上电配置。NorFlash 16MFlash实现的存储程序代码。PHY :物理网卡，实现以太网物理层控制，实现以太网通信，方便程序的下载。RJ45:网线接口，其内部集成隔离变压器，其发送变压比为I : 2，接收变压比为
I IoRS232 :串口控制芯片。DB9:串口接入，方便调试用。CPCI接口 用于CPCI接口控制器，实现把CPU传输的数据信号转换为符合CPCI协议的时序和驱动强度传输到CPCI总线上，同时对CPCI总线进行相应的管理工作。本实用新型的优选实施例选取选用芯片PCI 9056。时钟时钟芯片，用于向CPU (MPC860)提供实时时钟，保证掉电时间不丢失。请结合参阅图3，MVB模块20实现485电平标准总线收发、光耦隔离、MVB总线控制器和CPCI总线接口控制等功能，包括以下几个子模块485收发器、光耦隔离、电平转换、SRAM、FPGA 及 PCI9056。MVB 模块 20 以 FPGA 为核心，SRAM.PCI9056 以及 485 收发器(通过电平转换)等都连接在FPGA的外部I/O脚上，通过对FPGA的编程，控制485收发器，实现数据在MVB总线上的收发功能。同时，通过FPGA编程对PCI9056的控制实现CPCI总线数据收发等功能。SRAM用于存储FPGA处理完来自MVB总线或者CPCI总线的数据。具体子模块功能如下所示。485收发器由于MVB总线信号标准是RS485标准，因此采用485收发器对MVB总线信号进行收发。光耦隔离采用光耦器件对MVB总线和本地进行隔离，保护本地电路。DB9 实现MVB总线的接入。电平转换由于光耦输出输入要求的是5V电平标准，而FPGA的I/O标准是LVTTL标准，因此要加电平转换进行电平转换。SRAM: SRAM实现数据缓存，数据有两个部分一部分是MVB总线上的数据，另一部分是CPU送给MVB的数据。FPGA :主要实现MVB总线信号和总线控制，以及与CPCI总线控制器PCI9056接口通信的功能。PCI 9056 :实现CPCI总线控制器的作用，收发CPCI总线上的数据，同时接收FPGA的中端，把中断信息发送到CPCI总线上。请结合参阅图4，WTB模块30实现变压器隔离、485电平标准的信号接收、信号推挽电路的发送、WTB总线控制器和CPCI总线接口控制等功能，包括以下子模块DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、PCI 9056及FPGA。WTB模块30以FPGA为核心，SRAM.PCI9056以及485收发器、MOS管推挽电路等都连接在FPGA的外部I/O脚上，通过对FPGA的编程，控制485收发器和MOS管推挽电路，实现数据在WTB总线上的收发功能，同时通过FPGA编程对PCI9056的控制实现CPCI总线数据收发等功能。SRAM用于存储FPGA处理完来自WTB总线或者CPCI总线的数据。具体子模块功能如下所示。DB 9 :实现接入WTB总线。变压器隔离采用变压器对MVB总线和本地进行隔离，保护本地电路。485收发器对WTB总线信号进行接收。MOS管推挽电路由于SP485 (485收发器芯片)的输出电流很小，大概在60mA左右，不满足WTB驱动。因此选用MOS管推挽电路对信号进行发送，其驱动电路在200mA左右，可以满足WTB驱动的要求。电平转换由于SP485 (485收发器芯片)对FPGA的输入信号的是5V电平标准，而FPGA的I/O标准是LVTTL标准，因此要加电平转换进行电平转换，同时驱动打开MOS管的电平时也需要5V电压的，因此在此处加有电平转换芯片。 SRAM =SRAM实现数据缓存。数据有两个部分一部分是MVB总线上的数据，另一部分是CPU送给MVB的数据。PCI 9056 :实现CPCI总线控制器的作用，收发CPCI总线上的数据，同时接收FPGA的中断，把中断信息发送到CPCI总线上。FPGA :主要实现WTB总线信号编解码和总线控制，以及与CPCI总线控制器PCI9056接口通信的功能。在设计列车网关模块间基于CPCI总线通信时需着重考虑到物理硬件电路的设计，本实用新型的优选实施例选取的是PLX Technology公司的CPCI接口控制芯片PCI9056，选用此芯片作为CPCI总线接口控制芯片，可以在信号驱动能力和总线时序上完全满足CPCI总线协议的要求，且有专门与CPU (MCP860)相符合的M模式，在从模块MVB和WTB中，使芯片工作在C模式，参照芯片器件资料进行相应的硬件电路设计。本实用新型的网关装置采用成熟的CPCI总线技术增强了列车网络网关装置的可靠性和实时性。同时，采用CPCI总线技术使得网关装置内部板级通信速度最大提高到33MHZ的访问速度。此外，采用CPCI总线使得网关装置内部的板插槽最大可以扩展到8块，同时为热拔插系统供解决方案。本实用新型的网关装置符合IEC61375《列车通信网络》标准，完成了 IEC61375《列车通信网络》标准的MVB、WTB、RTP协议栈功能。以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
权利要求1.一种基于CPCI总线的列车通信网关装置，包括CPU模块、MVB模块20及WTB模块，所述CPU模块负责所述网关装置的启动配置和任务调度，所述MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，所述WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理，其特征在于所述网关装置还包括CPCI背板总线，所述CPU模块、MVB模块和WTB模块分别与所述CPCI背板总线之间进行连接，所述CPCI背板总线为所述CPU模块、MVB模块和WTB模块提供信息交互的通道。
2.根据权利要求I所述的基于CPCI总线的列车通信网关装置，其特征在于所述CPU模块、MVB模块、WTB模块和CPCI背板总线每一个模块对应一个PCB印制板。
3.根据权利要求I所述的基于CPCI总线的列车通信网关装置，其特征在于所述CPU 模块包括 CPU、BootROM, NorFlash, SDRAM, PHY、RJ45、RS232、CPCI 接口及时钟，所述BootROM、NorFlash、SDRAM连接在所述CPU的外部总线上，所述PHY和RS232分别连接在所述CPU的串口控制器的外部引脚上，所述CPCI接口芯片PCI 9056与所述CPU的外部总线连接。
4.根据权利要求I所述的基于CPCI总线的列车通信网关装置，其特征在于所述MVB模块包括485收发器、光耦隔离、电平转换、SRAM、FPGA及PCI 9056，所述SRAM、PCI 9056以及485收发器连接在所述FPGA的外部I/O脚上。
5.根据权利要求I所述的基于CPCI总线的列车通信网关装置，其特征在于所述WTB模块包括DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、PCI 9056及FPGAjjf述SRAM、PCI9056以及485收发器、MOS管推挽电路连接在所述FPGA的外部I/O脚上。
专利摘要一种基于CPCI总线的列车通信网关装置，包括CPU模块、MVB模块20及WTB模块，CPU模块负责网关装置的启动配置和任务调度，MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理。网关装置还包括CPCI背板总线，CPU模块、MVB模块和WTB模块分别与CPCI背板总线之间进行连接，CPCI背板总线为CPU模块、MVB模块和WTB模块提供信息交互的通道。本实用新型的网关装置采用成熟的CPCI总线技术增强了列车网络网关装置的可靠性和实时性。同时，采用CPCI总线技术使得网关装置内部板级通信速度最大提高到33MHZ的访问速度。此外，采用CPCI总线使得网关装置内部的板插槽最大可以扩展到8块，同时为热拔插系统供解决方案。
文档编号H04L12/66GK202602697SQ20122020509
公开日2012年12月12日 申请日期2012年5月9日 优先权日2012年5月9日
发明者王婷, 王旖雯 申请人:武汉正远铁路电气有限公司