专利名称：提高数传接收机帧同步性能的方法
技术领域：
本发明涉及一种主要用于通信系统中600Mbps以上高速数传基带设备的帧同步技术，适用于高速并行解调数据的帧同步。
背景技术：
现有高速数传接收机并行帧同步存在数据模糊状态过多的问题，包括解调自身的模糊和并行处理引入的模糊。解调自身的模糊是相干解调算法理论上就存在的，不论是高速接收机还是低速接收机都存在且难以消除。并行处理引入的模糊是高速接收机中由于器件处理速度不足，通过把输入的信号分成多路并行处理造成的。由于帧同步过程中需要对各种可能的模糊状态进行尝试，过多的模糊状态不仅会加长帧同步建立时间，而且可能把原来并非帧头的数据错误地当作帧头，引起帧同步假锁，造成数据错误。为了降低假锁概率，只有减少容错位数，但容错位数太少会导致在解调数据误码率较差时锁定时间很长，严重时甚至难以入锁，严重影响后续的数据处理。
发明内容
本发明的目的是针对现有技术在高速数传接收机帧同步应用中存在的不足，提供一种通过截取连续数据流中的一段数据进行回放，把并行数据恢复为串行数据来减少数据模糊状态，降低数据吞吐率，减小帧同步计算过程计算量的方法，以解决高速数传接收机并行帧同步假同步概率偏高影响接收机数据处理灵敏度和正确性的问题。本发明解决现有技术问题所采用的方案是:
(O首先采用存储长度10帧或以上的并行数据存储器对接收到的10帧并行解调数据进行存储，存储完成后向帧同步检测模块发出启动标志，同时用低速时钟从存储器中读出存储数据送给并串转换模块；
(2)并串转换模块根据帧同步检测模块送来的模糊状态，对从上述并行数据存储器组中读出P路并行数据进行相位模糊调整，把经过了模糊状态调整后的信号组合成一路串行数据,送给帧同步检测模块进行帧同步检测，同时用计数器对帧同步检测过程所花费的时钟周期进行计数，结合检测到帧头时的模糊状态和帧头位置，引导帧同步跟踪模块进入帧同步锁定状态；
(3)帧同步跟踪模块根据已经找到的帧头位置、计数值和当前的模糊状态对并行解调数据进行模糊状态调整和帧同步跟踪，并将完成了帧同步跟踪的P路并行解调数据输出到后续处理模块，同时将锁定指示反馈至并行数据存储器组。本发明相比于现有技术具有如下有益效果:
本发明针对600Mbps以上高速接收机数据吞吐率高导致的帧同步过程复杂、假同步概率高的缺陷，通过截取连续并行解调数据流中的一小段数据进行存储和回放，降低了帧同步检测过程的吞吐率。采用并行数据存储器组对数据进行存储和回放，把并行解调数据转换成了串行数据进行帧同步检测，减少了帧同步检测过程中的模糊状态数。通过把并行数据恢复为串行方式，消除了并行帧同步中的并行相位模糊，减少了数据中总的模糊状态数，降低了帧同步检测复杂程度。模糊状态数的减少降低了假同步概率，而假同步概率的改善可以在帧同步检测时允许更多的容错位数，能够显著改善帧同步检测门限。本发明与现有技术方法相比能够在更差的误码率下实现帧同步检测和稳定跟踪。本发明特别适用于高速数传接收机帧同步的处理。
下面结合附图和实施例对本发明进一步说明。图1是高速数传接收机帧同步过程的原理框图。图2是图1中并串转换模块内部子模块划分原理框图。图3是图1中帧同步检测模块内部子模块划分原理框图。图4是图1中帧同步跟踪模块内部子模块划分原理框图。
具体实施例方式参阅图1。在以下描述的本发明最佳实施例中，接收机解调单元产生的若干路并行解调数据首先存入并行数据存储器组中，存储数据长度为10帧数据或以上，以保证完成一轮完整的巾贞冋步检测。在完成数据存储后，向巾贞冋步检测|旲块发出启动标志，启动巾贞冋步检测模块进入帧同步检测过程。并串转换模块在帧同步检测模块的控制下从并行存储器中读出P (P为自然数)路并行数据，按照帧同步检测模块送来的模糊状态对读出的P路并行数据进行相位模糊调整，进行过相位模糊调整后的并行数据经过并串转换器组合成一路串行数据后输出，送给帧同步检测模块进行帧同步检测。帧同步检测包含解数据模糊、帧同步搜索、帧同步校核等环节。在帧同步检测过程中用计数器对帧同步检测过程进行计数，并对当前计数器值和模糊状态进行记录。当帧同步检测模块检测到数据中出现帧头时，把当前的计数值、数据模糊状态和帧头出现的位置一起送给帧同步跟踪模块进行帧同步跟踪。帧同步跟踪模块根据已经找到的帧头位置、计数值和当前的模糊状态对解调的并行数据进行模糊状态调整和帧同步跟踪，并将完成了帧同步跟踪的P路实时并行解调数据输出到后续处理模块，同时将锁定指示反馈至并行数据存储器组。上述过程中，帧同步检测时的模糊状态调整是在并串转换前进行的，帧同步检测是在并串转换后进行的，减少的模糊状态是在并串转换过程中消除的。帧同步检测模块的处理对象是并行数据存储器存储的并行解调数据，而帧同步跟踪模块的处理对象是输入的实时并行解调数据。参阅图2。图2对图1中的并串转换模块做了进一步的子模块划分，并串转换模块由两个相串联的模糊状态调整子模块和数据合成子模块组成。模糊状态调整子模块根据帧同步检测模块选择的模糊状态对从并行存储器中读出1-P路的并行数据进行1、Q交换、相位颠倒等模糊状态的纠正，对于QPSK信号，存在IQ信号交换、I路信号正向Q路信号正向、I路信号正向Q路信号反向、I路信号反向Q路信号正向、I路信号反向Q路信号反向、IQ延迟不一致等相位模糊，纠正后的1-P路并行数据送给数据合成子模块组成一路串行数据输出，送给帧同步检测模块进行帧同步检测。参阅图3。图3对图1中的帧同步检测模块做了进一步的子模块划分，帧同步检测模块包括，与帧同步搜索子模块串联的门限判决子模块和通过门限判决子模块输出端相连帧同步校验子模块、帧同步检测控制子模块构成闭环回路上连接的帧同步检测计数器。帧同步检测控制子模块在帧同步检测过程一开始就启动帧同步检测计数器对整个帧同步检测过程进行计数。帧同步搜索子模块把输入的串行数据与预先设置好的帧头进行比对，并把二者的比对结果送给门限判决子模块进行门限判决。当送给帧同步搜索子模块的若干帧数据的比对结果，都没有检测到过门限时，门限判决子模块向帧同步检测控制模块发出检测失败标志，帧同步检测控制模块修改输出的模糊状态，转入下一轮帧同步搜索过程。输入帧同步搜索子模块的帧数据一般为3到5帧。如果门限判决子模块在输入的若干帧数据内检测到比对结果超过了预先设定门限值，就向帧同步校验模块发出启动校验标志。帧同步校验模块在收到启动校验信号后，对超过门限的情况进行分析，当帧同步校验子模块连续若干帧在固定位置都检测到输入数据与预置帧头的比对结果超过门限时，输出校验成功标志送给帧同步跟踪模块，同时通知帧同步检测控制子模块，把当前的模糊状态和计数器值一起输出，送给帧同步跟踪模块。如果帧同步校验子模块未能在连续若干帧数据的固定位置都检测到比对结果超过门限，就向帧同步检测控制子模块发出校验失败标志，帧同步检测控制模块修改输出的模糊状态，转入下一轮帧同步搜索过程。参阅图4。图4对图1中的帧同步跟踪模块做了进一步的子模块划分，帧同步跟踪模块由依次交联的模糊状态调整子模块、帧头识别子模块和跟踪锁定子模块组成。模糊状态调整子模块根据帧同步检测模块送来的解调数据模糊状态对输入的并行解调数据进行模糊状态调整，经过了模糊状态调整后的并行数据送给帧头识别子模块，帧头识别子模块根据帧同步检测模块送来的校验成功标志、帧同步检测计数值，对经过了模糊状态调整后的并行数据进行帧头识别，帧头识别结果送给跟踪锁定子模块进行帧同步跟踪。如果跟踪锁定子模块在连续若干帧(一般为3到5帧)都没有接收到了正常的帧头识别结果，即连续若干帧帧头识别子模块都未能识别到帧头存在时，就认为此时帧同步已经出错，跟踪锁定子模块输出失锁指示信号，送给并行数据存储器，并行数据存储器重新启动新一轮帧同步检测过程，否则维持帧同步跟踪状态。
权利要求
1.一种提高数传接收机帧同步性能的方法，其特征在于包括如下步骤: (1)首先采用存储长度10帧或以上的并行数据存储器对接收到的10帧并行解调数据进行存储，存储完成后向帧同步检测模块发出启动标志，同时用低速时钟从存储器中读出存储数据送给并串转换模块； (2)并串转换模块根据帧同步检测模块送来的模糊状态，对从上述并行数据存储器组中读出的P路并行数据进行相位模糊调整，并把经过了相位模糊调整后的信号组合成一路串行数据，送给帧同步检测模块进行帧同步检测，同时用计数器对帧同步检测过程所花费的时钟周期进行计数； (3)帧同步跟踪模块根据帧同步检测模块检测到的帧头位置、模糊状态和计数值对并行解调数据进行模糊状态调整和帧同步跟踪，并将完成了帧同步跟踪的P路并行解调数据输出到后续处理模块，同时将锁定指示反馈至并行数据存储器组。
2.按权利要求1所述的提高数传接收机帧同步性能的方法，其特征在于，并串转换模块由相串联的模糊状态调整子模块和数据合成子模块组成。
3.按权利要求2所述的提高数传接收机帧同步性能的方法，其特征在于，模糊状态调整子模块根据帧同步检测模块选择的模糊状态，对从并行存储器中读出ι-p路的并行数据进行1、Q交换、相位颠倒等模糊状态的纠正，纠正后的1-P路并行数据送给数据合成子模块组成一路串行数据输出，送给帧同步检测模块进行帧同步检测。
4.按权利要求1所述的提高数传接收机帧同步性能的方法，其特征在于，帧同步检测模块包括，与帧同步搜索子模块串联的门限判决子模块和通过门限判决子模块输出端相连的帧同步校验子模块、帧同步检测控制子模块构成闭环回路上连接的帧同步检测计数器。
5.按权利要求4所述的提高数传接收机帧同步性能的方法，其特征在于，帧同步检测控制子模块在帧同步检测过 程一开始就启动帧同步检测计数器对整个帧同步检测过程进行计数。
6.按权利要求4所述的提高数传接收机帧同步性能的方法，其特征在于，帧同步搜索子模块把输入的串行数据与预先设置好的帧头进行比对，并把二者的比对结果送给门限判决子模块进行门限判决，当送给帧同步搜索子模块的若干帧数据的比对结果，都没有检测到过门限时，门限判决子模块向帧同步检测控制模块发出检测失败标志，帧同步检测控制模块修改输出的模糊状态，转入下一轮帧同步搜索过程。
7.按权利要求4所述的提高数传接收机巾贞同步性能的方法,其特征在于，当巾贞同步校验子模块连续若干帧在固定位置都检测到输入数据与预置帧头的比对结果超过门限时，输出校验成功标志送给帧同步跟踪模块，同时通知帧同步检测控制子模块，把当前的模糊状态和计数器值一起输出，送给帧同步跟踪模块；如果帧同步校验子模块未能在连续若干帧数据的固定位置都检测到比对结果超过门限，就向帧同步检测控制子模块发出校验失败标志，帧同步检测控制模块修改输出的模糊状态，转入下一轮帧同步搜索过程。
8.按权利要求1所述的提高数传接收机帧同步性能的方法，其特征在于，帧同步跟踪模块由依次交联的模糊状态调整子模块、帧头识别子模块和跟踪锁定子模块组成。
9.按权利要求8所述的提高数传接收机帧同步性能的方法，其特征在于，模糊状态调整子模块根据帧同步检测模块送来的解调数据模糊状态对输入的并行解调数据进行模糊状态调整，经过了模糊状态调整后的并行数据送给帧头识别子模块，帧头识别子模块根据帧同步检测模块送来的校验成功标志、帧同步检测计数值，对经过了模糊状态调整后的并行数据进行帧头识别，帧头识别结果送给跟踪锁定子模块进行帧同步跟踪。
10.按权利要求4所述的提高数传接收机帧同步性能的方法，其特征在于，如果跟踪锁定子模块在连续若干帧都没有接收到正常的帧头识别结果时，则认为此时帧同步已经出错，跟踪锁定子模块输出失锁指示信号，送给并行数据存储器，并行数据存储器重新启动新一轮帧同步检测过程 ，否则维持帧同步跟踪状态。
全文摘要
本发明提出的提高数传接收机帧同步性能的方法，旨在提供一种解决高速数传接收机并行帧同步假同步概率高影响接收机数据处理灵敏度和正确性的方法。本发明通过下述技术方案予以实现首先采用存储长度10帧或以上的并行数据存储器对接收到的10帧并行解调数据进行存储，并向帧同步检测模块发出启动标志，并串转换模块从并行数据存储器中读出P路并行数据进行相位模糊调整后组合成一路串行数据，送给帧同步检测模块进行帧同步检测，帧同步跟踪模块根据检测到的帧头位置、计数值和模糊状态对并行解调数据进行模糊状态调整和帧同步跟踪，并将完成了帧同步跟踪的P路并行解调数据输出到后续处理模块，同时将锁定指示反馈至并行数据存储器组。
文档编号H04L7/00GK103078727SQ20131000383
公开日2013年5月1日 申请日期2013年1月6日 优先权日2013年1月6日
发明者张波, 杜瑜, 罗宁 申请人:中国电子科技集团公司第十研究所