联合升采样和数字成型的通信信号发送方法及装置制造方法

文档序号:8005996阅读:351来源:国知局
联合升采样和数字成型的通信信号发送方法及装置制造方法
【专利摘要】一种联合升采样和数字成型的通信信号发送装置,包括系数生成模块、分组信号生成模块、查找表制作模块以及存储及地址映射模块。系数生成模块用于根据一预设的群延时及一预设的升采样倍数生成一成型滤波器的系数;分组信号生成模块用于生成个分组信号,每一分组信号有个元素,其中,表示所述群延时;表示所述基带输入信号的调制阶数;查找表制作模块用于根据个分组信号以及升采样倍数制作个查找表,每一查找表包括元素个数为;存储及地址映射模块用于将所述个查找表存储于一存储器内,并在硬件中将一基带输入信号分组与所述存储器的地址相映射。本发明还提供一种联合升采样和数字成型的通信信号发送方法。
【专利说明】联合升采样和数字成型的通信信号发送方法及装置
【技术领域】
[0001]本发明涉及数字通信和数字信号处理【技术领域】,尤其涉及一种联合升采样和数字成型的通信信号发送方法及装置。
【背景技术】
[0002]数字成型滤波器可以对通信基带信号的频谱进行专门加工,使其在消除码间干扰(Inter Symbol Interference, ISI)和实现最佳检测的前提下,压缩信号频带,提高频谱的利用率,对解决现代数字通信频带拥挤问题具有重大的意义。
[0003]数字成型滤波器结构上属于有限长单位冲激响应(Finite Impulse Response,FIR)滤波器的一种,常规的做法是通过传统的乘累加方法来实现,即通过对输入信号与单位冲激响应进行线性卷积。但是,随着成型滤波器系数的增加,这种卷积运算势必会占用大量的乘累加器(Multiplier Add Cell, MAC)单元以及延迟单元,导致现场可编程门阵列(Field-Programmable Gate Array, FPGA)硬件资源紧张、系统的延迟增大,增加设备的成本。

【发明内容】

[0004]针对上述问题,有必要提供一种联合升采样和数字成型的通信信号发送装置,以解决当输入信号为基带的低阶调制信号时,现有的FIR成型滤波器需要大量的乘累加器,硬件资源紧张,增加设备的成本问题。
[0005]另外,还有必要提供一种联合升采样和数字成型的通信信号发送方法。
[0006]一种联合升采样和数字成型的通信信号发送装置,用于接收基带输入信号并构成成型信号,该装置包括:
系数生成模块,用于根据一预设的群延时及一预设的升采样倍数生成一成型滤波器的系数;
分组信号生成模块,用于生成
【权利要求】
1.一种联合升采样和数字成型的通信信号发送装置,用于接收基带输入信号并构成成型信号,其特征在于,该装置包括: 系数生成模块,用于根据一预设的群延时及一预设的升采样倍数生成一成型滤波器的系数; 分组信号生成模块,用于生成2 2τΜ个分组信号,每一分组信号有 个元素,其中,τ表示所述群延时;M表示所述基带输入信号的调制阶数; 查找表制作模块,用于根据2 2 ?Λ?个分组信号以及升采样倍数制作&个查找表,每一查找表包括元素个数为I 2τΜ,所述查找表的元素用于构成所述成型信号,其中,iV表示升采样倍数;以及 存储及地址映射模块,用于将所述iV个查找表存储于一存储器内,并在硬件中将一基带输入信号分组与所述存储器的地址相映射。
2.如权利要求1所述的联合升采样和数字成型的通信信号发送装置,其特征在于,所述查找表制作模块包括: 升采样单元,用于对 2--个分组信号进行倍升采样,构成22?:Μ个具有不同取值的输入向量; 线性卷积单元,用于将2 2τΜ个输入向量分别与已生成的成型滤波器的系数做线性卷积,得到个卷积向量; 元素截取单元,用于从生成的每一卷积向量中截取、个元素,构成一个查找表向量;以及 查找表生成单元,用于将从 2 个卷积向量截取的2 2 ?Λ/个查找表向量构成一个22τΜ X N阶矩阵,从而构成#个包含12τΜ个元素的查找表。
3.如权利要求2所述的联合升采样和数字成型的通信信号发送装置,其特征在于,所述查找表制作模块还包括: 定点截位单元,用于对所述22?Μ X N阶矩阵内的每一元素进行定点量化及截位。
4.如权利要求2所述的联合升采样和数字成型的通信信号发送装置,其特征在于,所述联合升采样和数字成型的通信信号发送装置还包括: 延迟分组模块,用于从硬件中接收基带输入信号,并且对其进行延迟分组后形成所述基带输入信号分组,并将所述基带输入信号分组作为所述存储器的地址; 计数器模块,用于在所述延迟分组模块接收到所述输入信号时,进行循环计数;以及结果输出模块,用于在计数器模块每完成一次计数,根据与所述输入信号分组相映射的存储器地址从所述存储器内读取一个对应查找表并输出。
5.如权利要求2所述的联合升采样和数字成型的通信信号发送装置,其特征在于:所述升采样单元通过对
6.一种联合升采样和数字成型的通信信号发送方法,用于接收基带输入信号并构成成型信号,该方法包括如下步骤: (a)根据一预设的群延时及一预设的升采样倍数生成一成型滤波器的系数; (b)生成
7.如权利要求6所述的联合升采样和数字成型的通信信号发送方法,其特征在于,步骤(C)具体包括:对
8.如权利要求7所述的联合升采样和数字成型的通信信号发送方法,其特征在于,步骤(C)进一步包括: 对所述
9.如权利要求7所述的联合升采样和数字成型的通信信号发送方法,其特征在于,该方法进一步包括: 接收一基带输入信号,并且对其进行延迟分组后形成所述基带输入信号分组,并将所述基带输入信号分组作为所述存储器的地址; 在接收到所述基带输入信号时,进行循环计数;以及 在每完成一次计数时,根据与所述基带输入信号分组相映射的存储器地址从所述存储器内读取一个对应查找表并输出。
10.如权利要求7所述的联合升采样和数字成型的通信信号发送方法,其特征在于:对22?Μ个分组信号进行T倍升采样,构成2 2fM个输入向量的步骤中,通过对2 个分组信号进行倍内插零,以实现#倍升采样。
【文档编号】H04L25/03GK103457888SQ201310387151
【公开日】2013年12月18日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】梁尧, 周智勋, 徐迪宇, 胥小武, 匡麟玲, 何丽 申请人:深圳清华大学研究院
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1