接收机、方法以及移动通信设备的制作方法

接收机、方法以及移动通信设备的制作方法
【专利摘要】本发明的名称为接收机、方法以及移动通信设备。一种接收机包括第一放大器和第二放大器、第一混频器、第二混频器和第三混频器、第一基带信号通路和第二基带信号通路。所述第一放大器的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端。所述第二放大器的信号输出端被耦合到所述第三混频器的信号输入端。所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路。所述第二混频器的信号输出端被耦合到所述第二基带信号通路。
【专利说明】接收机、方法以及移动通信设备
【技术领域】
[0001]本发明涉及接收机和移动通信设备。此外，本发明涉及用于接收RF信号的方法。【背景技术】
[0002]在多频带接收机中，若干LNA被连接到单个混频器以便节省芯片面积。由于组件的宽带RF性能的限制，接收机典型地构造有若干接收频带组，例如用于从700到1000MHz的RF频带或频率的低频带和用于从1700到2700MHz的RF频带或频率的高频带。如果在给定时间仅具有一个载波的一个频带是活动的，则所有混频器输出能够被组合为一个基带信号通路。
[0003]一些接收机架构能够同时地从单个或多个RF频带接收两个载波。这些接收机架构典型地具有开关以将任何LNA连接到任何混频器，其中需要混频器对于低频带操作和高频带操作两者来说都是足够宽带的，并且需要两个并行基带信号通路为每个载波生成两个并行基带信号。
[0004]典型地，开关被实现在LNA与混频器之间的RF通路上以将RF信号连接到适当的基带信号通路。尽管如此，RF通路上的开关的巨大缺点是线性度要求被附加的元件降低。结果，电流消耗增加以补偿附加的元件。

【发明内容】

[0005]本发明涉及接收机。所述接收机包括第一放大器和第二放大器。此外，所述接收机包括第一混频器、第二混频器以及第三混频器、第一基带信号通路和第二基带信号通路。所述第一放大器的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端。所述第二放大器的信号输出端被耦合到所述第三混频器的信号输入端。所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路，而所述第二混频器的信号输出端被耦合到所述第二基带信号通路。
[0006]此外，本发明涉及接收机，所述接收机包括第一放大器和第二放大器、第一开关、第二开关和第三开关、第一基带信号通路和第二基带信号通路以及控制器。所述第一放大器的信号输出端被耦合到所述第一开关的信号输入端和所述第二开关的信号输入端。所述第二放大器的信号输出端被耦合到所述第三开关的信号输入端。所述第一开关的信号输出端和所述第三开关的信号输出端被耦合到所述第一基带信号通路。所述第二开关的信号输出端被耦合到所述第二基带信号通路。所述控制器被配置成在第一模式下向每个开关提供关联的控制信号，使得所述第一开关和所述第二开关充当混频器而所述第三开关使所述第二放大器与所述第一基带信号通路电解耦。所述控制器被配置成在第二模式下提供所述控制信号，使得所述第二开关和所述第三开关充当混频器而所述第一开关使所述第一放大器与所述第一基带信号通路电解耦。
[0007]此外，本发明涉及包括天线、数字基带处理器以及接收机的移动通信设备。所述接收机包括第一放大器和第二放大器、第一混频器、第二混频器和第三混频器以及第一基带信号通路和第二基带信号通路。所述第一放大器的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端。所述第二放大器的信号输出端被耦合到所述第三混频器的信号输入端。所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路。所述第二混频器的信号输出端被耦合到所述第二基带信号通路。所述接收机被耦合在所述天线与所述数字基带处理器之间。
[0008]此外，本发明涉及方法，所述方法包括在第一放大器处接收至少包括第一数据载波和第二数据载波的RF信号的步骤以及下列步骤:将第一控制信号提供给耦合在所述第一放大器与第一基带信号通路之间的第一混频器，使得所述第一混频器处于其中第一混频器交替地电耦合和解耦所述第一放大器和所述第一基带信号通路以便将所述第一数据载波下混频到基带的混频模式；将第二控制信号提供给耦合在所述第一放大器与第二基带信号通路之间的第二混频器，使得所述第二混频器处于其中所述第二混频器交替地电耦合和解耦所述第一放大器和所述第二基带信号通路以便将第二数据载波下混频到基带的混频模式；以及将第三控制信号提供给耦合在第二放大器和所述第一基带信号通路之间的第三混频器，使得所述第三混频器处于其中所述第三混频器使所述第二放大器与所述第一基带信号通路电解耦的非混频模式。
【专利附图】

【附图说明】
[0009]将在下文中使用附图对本发明进行描述，在附图中:
[0010]图1a在方框示意图中示出了包括示例性接收机的示例性移动通信设备；
[0011]图1b示出了示例性接收机的方框示意图；
[0012]图1c示出了具有用于混频器的示例性实现的另一示例性接收机的方框示意图；
[0013]图2示出了用于接收三个RF信号的另一示例性接收机的方框示意图；
[0014]图3示出了与图2所示的接收机相比具有附加的混频器的另一示例性接收机的方框示意图；
[0015]图4a在示意图中示出了 LNA、混频器以及CMOS滤波器的示例性实现；
[0016]图4b在示意图中示出了包括用于图4a所示的LNA、混频器、CMOS滤波器的示例性实现的另一示例性接收机；以及
[0017]图5示出了用于接收RF信号的示例性方法的流程图。
【具体实施方式】
[0018]在本申请中，两个端子之间的耦合应该被理解为直接低欧姆耦合或者有一个或多个元件在它们之间的间接耦合，使得在第二节点处的信号依赖于在第一节点处的信号，所述第一节点被耦合到第二节点。另外的元件可以被耦合在两个耦合的端子之间，但不一定需要如此，使得被耦合到彼此的两个端子可以还被直接地连接到彼此(例如借助于低阻抗连接，诸如导线或导线迹线)。
[0019]此外，根据本申请，如果在第二端子处的信号等于在第一端子处的信号，第一端子被直接地连接到第二端子，其中由于导体电阻而引起的寄生效应和轻微损失不应该被考虑。换句话说，直接地连接到彼此的两个端子典型地借助于导线迹线或导线来连接，而在它们中间没有附加的元件。[0020]此外，根据本申请，晶体管的第一端子可以例如为该晶体管的源极端子或发射极端子或者该晶体管的漏极端子或集电极端子。第二端子可以为晶体管的漏极端子或集电极端子，或者可以为晶体管的源极端子或发射极端子。晶体管的控制端子可以为晶体管的栅极端子或基极端子。因此，晶体管的可切换通路可以为该晶体管的漏极源极通路或发射极集电极通路。主要的晶体管电流被典型地从晶体管的第一端子路由到第二端子或者反之亦然。
[0021]此外，如果两个耦合的节点或端子之间的耦合通路(例如晶体管的可切换通路)处于低阻抗状态，则两个节点或端子被电耦合，而如果该耦合通路处于高阻抗状态，则两个节点或端子被电解耦。
[0022]图1a示出了示例性移动通信设备500。移动通信设备500包括天线501、示例性接收机503以及数字基带处理器505。作为示例，接收机503可以为结合图1b至4b在下文中呈现的接收机中的一个。
[0023]天线501被耦合到接收机503 (例如到接收机503的LNA的一个或多个信号输入端)。此外，接收机503被耦合到数字基带处理器505。例如，接收机被配置成将数字基带信号(例如数字基带信号)提供给数字基带处理器505。
[0024]换句话说，接收机503被耦合在天线501与数字基带处理器505之间。
[0025]通过在移动通信设备500中具有示例性接收机503的架构，沿RF信号通路的开关的数量能够被最小化。因此，优点是能够消除或者至少减少可能限制接收机503的大信号性能以及因此限制移动通信设备500的大信号性能的附加开关，并且从而，能够改进移动通信设备500的总体性能(在线性度和功率消耗方面)。
[0026]移动通信设备500可以为便携式移动通信设备。
[0027]作为示例，移动通信设备500能够被配置成执行与另一(便携式)移动通信设备和/或移动通信基站的语音和/或数据通信(根据移动通信标准)。这样的移动通信设备可以例如为诸如移动电话(手机)的移动头戴式耳机、所谓的智能手机、平板PC、宽带调制解调器、笔记本或膝上型电脑以及路由器、交换机、转发器或PC。此外，这样的移动通信设备可以为移动通信基站。
[0028]尽管在图1a中，接收机503被呈现为移动通信设备500的部分，但是这个接收机还可以被用在其他电路或设备中。在下文中将更详细地描述这样的接收机的不同示例。
[0029]尽管在以下示例性接收机中，放大器是低噪声放大器，但是同样能够使用未被规定为低噪声放大器的其他放大器。从而，本申请也还涵盖一般地包括放大器的示例性接收机。
[0030]图1b示出了示例性接收机100的方框示意图。
[0031]接收机100包括第一低噪声放大器IOla(在下文中被指定为LNA)和第二LNAlOlb。此外，接收机100包括第一混频器103a、第二混频器103b以及第三混频器103c。此外，接收机100包括第一基带信号通路105a和第二基带信号通路105b。第一 LNAlOla的信号输出端107a被耦合到第一混频器103a的信号输入端109a并且耦合到第二混频器103b的信号输入端109b。此外，第二 LNAlOlb的信号输出端107b被耦合到第三混频器103c的信号输入端109c。第一混频器103a的信号输出端Illa被稱合到第一基带信号通路105a而第二混频器103b的信号输出端Illb被耦合到第二基带信号通路105b。第三混频器103c的信号输出端Illc被耦合到第一基带信号通路105a。
[0032]在接收机100中，开关-确定LNAlOlaUOlb中的哪一个被连接到混频器103a、103b、103c中的哪一个-能够被放置在RF信号通路外面并且与混频功能组合。已经发现，混频器103a至103c能够被实现为使得它们包含开关。这些开关能够在一侧被用于将数据载波下混频在RF信号中(例如从高RF频率到基带)而在另一侧用于使LNAlOlaUOlb与对应的基带信号通路105a、105b解耦。
[0033]通过具有图1b所示的接收机100的架构，其中两个混频器103a、103b被耦合在第一 LNAlOla与基带信号通路105a、105b之间并且第三独立的混频器103c被耦合在第二LNAlOlb与第一基带信号通路105b之间，沿RF信号通路(例如从信号输出端107a、107b到基带信号通路105a、105b)的开关的数量能够被最小化。因此，优点是能够消除或者至少减少可能限制接收机100的大信号性能的附加开关。所添加的第三混频器103c (例如与常规设计相比)不会将显著的面积或寄生现象添加到接收机100中，因为它是非常小的电路(其可以被实现为使用一个或两个单个晶体管的示例)。从而，接收机100实现在RF信号通路上具有最少数量的开关的载波聚合接收机。作为示例，在其中包括第一数据载波和第二数据载波的RF信号用第一 LNAlOla接收的情况下，第一数据载波能够使用第一混频器103a被下混频倒基带，而第二数据载波能够使用第二混频器103b被下混频到基带。此外，当第一 LNAlOla接收RF信号时，第三混频器103c可以处于非混频模式，在所述非混频模式下它使其信号输入端109c与其信号输出端Illc电解耦，并且因此在所述非混频模式下它使第二 LNAlOlb与第一基带信号通路105a电解耦。
[0034]作为另一示例,仅包括一个数据载波的第一 RF信号115a可以用第一 LNAlOla接收，而包括另一数据载波的第二 RF信号115b可以用第二 LNAlOlb接收。在这种情况下，第一混频器103a可以处于其中它使其信号输入端109a与其信号输出端Illa电解I禹的非混频模式，而第二混频器103b和第三混频器103c处于其中每个混频器103b、103c都将包括在施加到其输入端109b、109c的RF信号中的数据载波下混频到基带的混频模式。作为示例，由第一 LNAlOla所接收的第一 RF信号115a可以为所谓的高频带RF信号(例如具有范围从1000MHz到5000MHz或者从1700MHz到2700MHz的载波频率)，而由第二 LNAlOlb所接收的第二 RF信号115b可以为所谓的低频带RF信号(例如具有从700到1000MHz的载波频率)。
[0035]从而，接收机100还能够被指定为在RF信号通路上包括最少数量的开关的多频带载波聚合接收机100。
[0036]此外，接收机100包括以下附加的特征。
[0037]第一 LNAlOla包括信号输入端113a并且第二 LNAlOlb包括信号输入端113b。第一 LNAlOla被配置成在其信号输入端113a处接收第一 RF信号115a，而第二 LNAlOlb被配置成在其信号输入端113b处接收第二 RF信号115b。
[0038]第一 LNA107a被配置成放大第一 RF信号115a以得到第一 RF信号115a的放大版本117a。此外，第二 LNAlOlb被配置成放大第二 RF信号115b以得到第二 RF信号115b的放大版本117b。作为示例，第一 LNAlOla和/或第二 LNAlOlb可以执行电压至电流的转换。换句话说，第一 RF信号115a和/或第二 RF信号115b可以是电压或电压信号，而第一 RF信号115a的放大版本117a和/或第二 RF信号115b的放大版本117b是电流或电流信号。[0039]尽管如此，接收机100可以包括耦合在第一 LNAlOla的信号输出端107a与混频器103a、103b的信号输入端109a、109b之间的第一附加的电压至电流转换器以及耦合在第二LNAlOlb的信号输出端107b与第三混频器103c的信号输入端109c之间的第二电压至电流
转换器。
[0040]此外，第一混频器103a被配置成将包括在第一 RF信号115a中(并且因此同样被包括在第一 RF信号115a的放大版本117a中)的第一数据载波下混频到基带以得到第一基带信号119a。
[0041]此外，第二混频器Illb被配置成将包括在第一 RF信号115a中(并且因此同样被包括在第一 RF信号115a的放大版本117a中)的第二数据载波下混频到基带以得到第二基带信号11%。此外，第三混频器Illc被配置成将包括在第二 RF信号115b中(并且因此同样被包括在第二 RF信号115b的放大版本117b中)的数据载波下混频到基带以得到第三基带信号119c。第一基带信号通路105a被配置成接收第一基带信号119a和第三基带信号119c。此外，第一基带信号通路105a被配置成处理第一基带信号119a和第三基带信号119c，例如以得到第一数字基带信号121a。此外，第二基带信号通路105b被配置成接收第二基带信号11%并且配置成处理第二基带信号11%，例如以得到第二数字基带信号121b。
[0042]第一基带信号通路105a和第二基带信号通路105b能够执行所接收的(模拟)基带信号的滤波和模拟至数字转换以得到数字基带信号，所述数字基带信号是所接收的模拟基带信号的数字表示。
[0043]图1c示出了示例性接收机150的方框示意图。接收机150与图1b所示的接收机100的不同之处在于，混频器103a至103c的可能实现被示出并且还在于它另外地包括控制器151。如从图1c能够看到的那样，混频器103a至103c中的每一个都在其信号输入端109a至109c与其信号输出端Illa至Illc之间包括可切换通路153a至153c。所述可切换通路153a至153c可在第一状态与第二状态之间切换。混频器103a至103c的信号输入端109a至109c和信号输出端Illa至Illc在第一状态中被电耦合而在第二状态中被电解耦。换句话说，可切换通路153a至153c在它们的第一状态中是导电的(例如处于低阻抗状态)而在它们的第二状态中是不导电的(例如处于高阻抗状态)。
[0044]从而，混频器103a至103c中的每一个都被配置成可切换地使耦合到其信号输入端109a至109c的LNA101a、101b与耦合到其信号输出端Illa至Illc的基带信号通路105a、105b电耦合和解耦。
[0045]如从图1c能够看到的那样，在混频器103a至103c和LNAlOla至IOlb之间不需要另外的开关用于使当前未被使用的LNAlOlaUOlb与其对应的基带信号通路105a、105b解耦。换句话说，第一混频器103a和第二混频器103b的信号输入端109a、109b能够被直接地连接到第一 LNAlOla的信号输出端107a。此外，第三混频器103c的信号输入端109c被直接地连接(在它们中间没有附加的可切换通路)到第二 LNAlOlb的信号输出端107b。
[0046]换句话说，没有可切换通路被耦合在LNAlOla、IOlb的信号输出端107a、107b与混频器103a至103c的信号输入端109a至109c之间，所述混频器103a至103c的信号输入端109a至109c被耦合到LNAlOlaUOlb的信号输出端107a、107b。
[0047]这能够被实现，因为每个混频器103a至103c能够一方面(在混频模式下)被用作为用于将经放大的信号117a、117b中的数据载波下混频的混频器，而另一方面(例如在非混频模式下)用于使耦合到其信号输入端109a、109b、109c的LNAlOla、IOlb与耦合到其信号输出端Illa至Illc的基带信号通路105a、105b电解耦。
[0048]此外，混频器103a至103c中的每一个都被配置成根据施加到混频器103a至103c的控制输入端157a至157c的控制信号155a至155c而在其可切换通路153a至153c的第一状态与第二状态之间切换。
[0049]如从图1c能够看到的那样，控制器151被配置成将第一控制信号155a(还被指定为L01)提供给第一混频器103a的控制输入端157a,将第二控制信号155b (还被指定为L02)提供给第二混频器103b的控制输入端157b以及将第三控制信号155c (还被指定为L03)提供给第三混频器103c的控制输入端157c。此外，控制器151被配置成提供控制信号155a至155c，使得至多LNAlOlaUOlb中的一个LNAlOlaUOlb的信号输出端107a、107b被电耦合到第一基带信号通路105a和第二基带信号通路105b中的每一个。换句话说，在接收机150的使用模式下控制器151提供控制信号155a至155c，使得在接收机100的每一个模式下始终至多接收机150的LNAlOla、IOlb中的一个LNAlOla、IOlb被电耦合到每个基带信号通路105a、105b，而接收机150的另一个LNA或另外多个LNA与相应的基带信号通路105a、105b电解耦(例如借助于混频器103a至103c)。
[0050]作为示例，如果在接收机150的第一模式下第一 RF信号115a将用LNAlOla接收并且第一 RF信号115a包括两个不同的数据载波(例如在不同的载波频率处)，则控制器151提供第一控制信号155a使得第一混频器103a将第一数据载波下混频到基带以得到第一基带信号119a。此外，控制器151提供第二控制信号155b使得第二混频器103b将第二数据载波下混频到基带以得到第二基带信号11%。此外，控制器151提供第三控制信号155c使得第三混频器103c的可切换通路153c处于第二状态(其中它使第三混频器103c的信号输入端109c和信号输出端Illc彼此电解f禹)。从而,在第一模式下信号输出端107a借助于第一混频器103a而被(至少持续地在第一控制信号155a的半个周期内)电耦合到第一基带信号通路105a，并且借助于第二混频器103b而被(至少持续地在第二控制信号155b的半个周期内)电耦合到第二基带信号通路105b，同时第二 LNAlOlb的信号输出端107b保持持续地与第一基带信号通路105a电解耦。
[0051]换句话说，控制器151被配置成在第一模式下提供控制信号155a至155c，使得仅混频器103a至103b (例如第一混频器103a和第二混频器103b)处于混频模式，在所述混频模式下它们在它们的可切换通路的第一状态与第二状态之间交替地切换，它们的可切换通路使它们的信号输入端稱合到相同LNA(例如第一 LNAlOla)的信号输出端。与此相反，使它们的信号输入端耦合到不同LNA(例如第二 LNAlOlb)的混频器(例如第三混频器103c)处于非混频模式，在所述非混频模式下它们的可切换通路处于(或者保持)第二状态。
[0052]此外，作为另一个示例，在接收机150的第二模式下，接收机150被配置成用第一LNAlOla接收包括单个第一数据载波的第一 RF信号115a并且用第二 LNAlOlb接收包括第二数据载波的第二 RF信号115b。在这个模式下，控制器151提供第一控制信号155a，使得第一混频器103a的可切换通路153a处于或者保持其第二状态。此外，控制器151提供第二控制信号155b使得包括在第一 RF信号115a中的第一数据载波被第二混频器103b下混频以得到第二基带信号11%。此外，控制器151提供第三控制信号155c使得包括在第二 RF信号115b中的第二数据载波被第三混频器103c下混频到基带以得到第三基带信号119c。第三基带信号119c然后被第一基带信号通路105a处理，而第二基带信号11%被第二基带信号通路105b处理。同样地，能够看到的是，同时至多一个LNAlOlaUOlb被电耦合到每个基带信号通路105a、105b。
[0053]从而，控制器151被配置成在第二模式下提供控制信号155a至155c，使得第一混频器103a和第二混频器103b中的至多一个混频器(在示例中为第二混频器103b)处于其中一个混频器103b交替地在一个混频器103b的可切换通路153b的第一状态与第二状态之间切换的混频模式，而第一混频器103a和第二混频器103b的另一个混频器(在这种情况下为第一混频器103a)处于其中另一个混频器103a的可切换通路153a处于第二状态(在该第二状态中另一个混频器103a持续地使耦合到其信号输入端109a的第一 LNAlOla与耦合到其信号输出端Illa的第一基带信号通路105a电解耦)的非混频模式。此外，控制器151被配置成在第二模式下将第三控制信号155c提供给第三混频器103c，使得第三混频器103c也处于其中其可切换通路153c交替地在其第一状态与其第二状态之间切换的混频模式。为了将混频器103a至103c中的特定混频器置于混频模式，控制器151被配置成提供对应的控制信号115a至115c作为具有预定振荡器频率的振荡器信号(例如AC信号)。作为示例，为了用混频器103a至103c中的混频器来下混频数据载波，控制器151将对应的控制信号155a至155c提供给相应的混频器，使得对应的控制信号155a至155c具有等于数据载波的载波频率的振荡器频率，使得该数据载波通过相应的混频器被下混频到基带。
[0054]换句话说，为了将混频器103a至103c置于混频模式下，控制器151提供其对应的控制信号155a至155c作为振荡器信号，所述振荡器信号具有等于将用混频器被下混频到基带的数据载波的载波频率的振荡器频率。
[0055]总的来说，控制器151被配置成为了将混频器103a至103c中的混频器置于混频模式下而提供它关联的控制信号155a至155c，使得该控制信号是具有预定振荡器频率的振荡器信号，并且配置成为了将该混频器置于非混频模式下而提供关联的控制信号155a至155c，使得该控制信号是具有预定电位的DC信号(例如非振荡信号)。
[0056]此外，混频器103a至103b被配置成根据施加到它们的控制输入端157a至157c的控制信号155a至155c的电位在其可切换通路的第一状态与第二状态之间切换。从而，由控制器151施加到混频器103a至103c的控制输入端157a至157c以便将该混频器置于非混频模式的预定电位被选择使得混频器103a至103c的可切换通路153a至153c处于第二状态(或者进入第二状态并且保持处于第二状态)。
[0057]控制器151能够被配置成为了将混频器带入混频模式提供振荡器信号作为数字信号，其在第一数字状态与第二数字状态之间交替。作为示例，在第一数字状态中振荡器信号可以具有预定电位(例如取决于可切换通路153a至153c的实现的低电位或高电为)，而在第二数字状态中振荡器信号可以具有另外的预定电位(例如高电位或低电位，取决于可切换通路153a至153c的实现)。该另外的预定电位被选择使得对于这个另外的预定电位，当它被施加到混频器103a至103c的控制输入端157a至157c时，混频器103a至103c的对应可切换通路153a至153c处于第一状态。此外，控制器151被配置成在上面所描述的接收机150的第一模式下提供具有第一振荡器频率(与第一 RF信号115a中的第一数据载波的载波频率对应)的第一控制信号155a以及具有第二振荡器频率(与第一 RF信号115a中的第二数据载波对应)的第二控制信号155b。第一振荡器频率和第二振荡器频率能够彼此不同，同样第一 RF信号115a中的数据载波的载波频率可以不同于彼此一样。
[0058]此外，在上面所描述的接收机150的第二模式下，控制器151被配置成提供具有第三振荡器频率(与第一 RF信号115a中的单个第一数据载波的载波频率对应)的第二控制信号155b，以及配置成提供具有第四振荡器频率(与第二 RF信号115b中的单个第二数据载波的载波频率对应)的第三控制信号155c。同样地，第三振荡器频率和第四振荡器频率可以彼此不同，同样第一 RF信号115a和第二 RF信号115b中的数据载波的载波频率可以彼此不同。仅作为示例，第一 RF信号115a可以为高频带信号(例如所述单个第一数据载波可以具有1700MHz与2700MHz之间的载波频率)而第二 RF信号115b可以为低频带RF信号(例如所述单个第二数据载波可以具有处于700MHz与1000MHz之间的载波频率)。
[0059]如能够看到的那样，接收机150可以是多频带接收机150，其被配置成同时地在第一 LNAlOla的信号输入端113a处接收第一频带(诸如高频带)中的第一 RF信号115a，以及在第二 LNAlOlb的信号输入端113b处接收第二频带(诸如低频带)中的第二 RF信号115b。使用第一 LNAlOla接收高频带中的RF信号以及使用第二 LNAlOlb接收低频带中的RF信号的可能性实现针对高频带对第一 LNAlOIa的优化以及针对低频带对第二 LNAlOIb的优化。换句话说，第一 LNAlOla可以是高频带LNA而第二 LNAlOlb可以是低频带LNA。此夕卜，可以针对高频带优化第一混频器103a和第二混频器103b并且可以针对低频带优化第三混频器103c。从而，混频器103a至103c不需要如在常规接收机中那样宽带，在常规接收机中一个混频器被用于所有频带(诸如低频带和高频带)。
[0060]此外，多频带接收机150还是载波聚合接收机150。更详细地，接收机150被配置成在使用处于混频模式的第一混频器103a和第二混频器103b以及处于非混频模式的第三混频器103c执行频带内载波聚合；以及被配置成使用处于非混频模式的第一混频器103a以及处于混频模式的第二混频器103b和第三混频器103c执行频带间载波聚合。
[0061]总的来说，图1c示出了包括第一 LNAlOla和第二 LNAlOlb的接收机150。此外，接收机150包括第一混频器103a (实现为第一开关103a)、第二混频器103b (实现为第二开关103b)以及第三混频器103c (实现为第三开关103c)。此外，接收机150包括第一基带信号通路105a和第二基带信号通路105b以及控制器151。控制器151被配置成在第一模式(例如其中包括两个不同数据载波的第一 RF信号115a将被接收的频带内载波聚合模式)下向每个开关103a至103c提供关联的控制信号155a至155c,使得第一开关103a充当混频器，第二开关103b充当混频器，并且第三开关103c使第二 LNAlOlb与第一基带信号通路105a电解耦。此外，控制器151被配置成在第二模式(例如其中RF信号115a、115b中的每一个都包括单个数据载波的多频带接收模式或频带间载波聚合接收模式)下提供控制信号155a至155c，使得第二开关103b和第三开关103c充当混频器并且第一开关使第一LNAlOla与第一基带信号通路105a电解耦。
[0062]将使用图4a和4b更详细地示出LNAlOla和IOlb以及混频器103a至103c的可能实现(使用晶体管)。
[0063]此外，图1a和Ib示出的接收机100和接收机150可以被扩展到多个频带。
[0064]作为示例，图2示出了另一示例性接收机200的方框示意图。接收机200通过第三LNAlOlc、第四混频器103d、第五混频器103e以及第六混频器103f来扩展图1b所示的接收机100。第二 LNAlOlb的信号输出端107b此外被耦合到第四混频器103d的信号输入端109d，第四混频器103d的信号输出端Illd被耦合到第二基带信号通路105b。此外，第三LNAlOlc的信号输出端107c被耦合到第五混频器103e的信号输入端109e并且耦合到第六混频器103f的信号输入端109f。第五混频器103e的信号输出端Ille被稱合到第一基带信号通路105a并且第六混频器103f的信号输出端Illf被耦合到第二基带信号通路105b。第三LNAlOlc被配置成接收第三RF信号115c。
[0065]此外，控制器151被配置成将第四控制信号155d提供给第四混频器103d，将第五控制信号155e提供给第五混频器103e以及将第六控制信号155f提供给第六混频器103f。
[0066]针对图1a和Ib所示的接收机100、150所提供的描述同样适用于图2所示的接收机200。差别在于接收机200包括附加的第三LNAlOlc和附加的混频器103d至103f。尽管如此，控制器151被配置成如已经描述的那样提供控制信号155a至155f，使得在接收机200的使用模式期间(始终)至多一个LNAlOla至IOlc被电耦合到每个基带信号通路105a、105b，而其他LNAlOla至IOlc与这个基带信号通路105a至105b (持续地)电解耦。
[0067]此外，在图2中示出了基带信号通路105a、105b的可能实现。
[0068]基带信号通路105a、105b中的每一个都包括第一滤波器201a、201b。第一信号通路105a的第一滤波器201a被耦合到第一混频器103a、第三混频器103c以及第五混频器103e的信号输出端11 la、11 lc、11 Ie。第二基带信号通路105b的第一滤波器201b被耦合到第二混频器103b、第四混频器103d以及第六混频器103f的信号输出端11 lb、11 Id、11 If。作为示例，第一滤波器201a、201b可以被实现为将RF电流灌入混频器的基于Op-Amp的滤波器。此外，基带信号通路105a、105b中的每一个都包括第二滤波器203a、203b，所述第二滤波器203a、203b的信号输入端被耦合到对应的基带信号通路105a、105b的相应的第一滤波器201a、201b的信号输出端。此外，基带信号通路105a、105b中的每一个都包括模拟至数字转换器205a至205b，其被耦合到对应的基带信号通路105a、105b的相应的第二滤波器203a、203b的信号输出端。第一基带通路105a的模拟至数字转换器205a被配置成提供第一数字基带信号121a。第二基带通路105b的模拟至数字转换器205b被配置成提供第二数字基带信号121b。
[0069]示例性接收机200能够具有在RF信号通路之外并且结合有混频功能的开关(其无论如何都包含开关，如图1c所示)_确定哪一个LNAlOla至IOlc被连接到哪一个混频器103a 至 103fo
[0070]换句话说，图2示出了包括LNA级IOla至IOlc (其可以为CMOS级)的低功率RX架构，所述LNA级IOla至IOlc还充当电压至电流转换器，后面是无源混频器103a至103f (其可以包括LO驱动开关)。无源混频器103a至103f作为电流对电流开关在电流域中操作。混频器103a至103f后面是实现为灌入混频器103a至103f的RF电流的基于Op-Amp的滤波器201a、201b的混频器的第一极。基本思想是，将用于RF解调的开关(或者换句话说混频器103a至103f)也用于将信号切换到所期望的基带信号通路105a、105b并且因此切换到所期望的通道。
[0071]从而，本文中所描述的示例与没有载波聚合的实现相比实现了在RF信号通路中没有任何附加的设备的实现。
[0072]因此，所提出的开关架构的优点是它消除了可以限制接收机的大信号性能的附加开关。作为结果，可以在混频器中实现更多电路，然而这些电路是非常小并且不将显著面积或寄生现象添加到接收机中。
[0073]总的来说，图2示出了接收机200的可能实现，其中在单载波模式下典型地L02、L04、L06混频器103b、103d、103f被断开，而在双载波模式下(在频带内载波聚合模式下)L02、L04、L06开关103b、103d、103f中的至少一个被接通。在LNAlOla至IOlc与混频器103a至103f之间的电压接口的情况下，该电路将在两个模式下(在上面所描述的第一模式和第二模式下)产生类似的性能。然而，对于LNAlOla至IOlc与混频器103a至103f之间的电流接口，性能将与结合图3在下文中所描述的接收机300的实现类似，因为在单载波模式下，一个LNAlOla至IOlc的所有信号电流将流入相同的基带信号通路中(例如在第一基带信号通路105上或在第二信号通路105b上)，而在双载波模式(频带内载波聚合模式)下，电流在耦合到相应的LNAlOla至IOlc的两个混频器103a、103b或103c、103d或103e、103f之间被分开。
[0074]如从图2能够看到的那样，根据将被接收的RF信号的数量(或者根据不同频带的数目)，可以任意地选择LNA和混频器的数目。此外，例如根据将同时地被接收的数字基带信号的数目，可以任意地选择基带信号通路的数目。
[0075]图3示出了另一示例性接收机300。
[0076]图3所示的接收机300与图2所示的接收机200的不同之处在于，针对每个LNAlOla至IOlc提供了附加的混频器301a至301c。
[0077]换句话说，接收机300的每LNAlOla至IOlc不只是两个混频器被提供，而是三个
混频器。
[0078]如从图3能够看到的那样，第一附加混频器301a的信号输入端301a被耦合到第一 LNAlOla的信号输出端107a并且第一附加混频器301a的信号输出端305a被I禹合到第一混频器103a的信号输出端Illa以及因此耦合到第一基带信号通路105a。第二附加混频器301b的信号输入端303b被稱合到第二 LNAlOlb的信号输出端107b并且第二附加混频器301b的信号输出端305b被耦合到第三混频器301c的信号输出端Illc以及因此耦合到第一基带信号通路105a。第三附加混频器301c的信号输入端303c被耦合到第三LNAlOlc的信号输出端107c并且第三附加混频器301c的信号输出端305c被耦合到第五混频器103e的信号输出端Ille以及因此耦合到第一基带信号通路105a。
[0079]控制器151被配置成将第一附加控制信号309a(还被指定为L012)提供给第一附加混频器301a的控制输入端307a，将第二附加控制信号309b (还被指定为L032)提供给第二附加混频器301b的控制输入端307b，以及将第三附加控制信号309c (还被指定为L052)提供给第三附加混频器301c的控制输入端307c。
[0080]总的来说，LNAlOla至IOlc中的每一个都包括两个混频器103a、301a、103c、301b、103e、301c，其被并联耦合在LNAlOla至IOlc的信号输出端107a至107c与基带信号通路105a、105b中的一个之间。在图3所示的示例中，附加混频器30Ia至30Ia全部被耦合到第一基带信号通路105a，但尽管如此，附加混频器中的一个或一些可以被耦合到第二基带信号通路105b。
[0081]每LNA使用三个混频器的优点是，在使用最多的单载波模式下(在上面所描述的第二模式下，其中一个LNAlOla至IOlc被至多耦合到基带信号通路105a、105b中的一个)获得了最高性能，因为一个LNAlOla至IOlc的两个LNA输出端在对应的混频器103a、301a或103c、301b或103e、301c之后被组合到一个单个基带信号通路中(在图3所示的情况下到第一基带信号通路105a中)。
[0082]此外，控制器151被配置成在接收机300的第二模式下提供第一控制信号155a和第一附加控制信号309a使得它们是相等的，提供第三控制信号155c和第二附加控制信号30%使得它们是相等的，以及提供第五控制信号155e和第三附加控制信号309c使得它们是相等的。
[0083]当切换到双载波模式(接收机300的第一模式，其中两个数据载波将在RF信号115a至115c的一个中被接收)时，附加控制信号309a至309c由控制器151提供使得对应的附加混频器301a至301c进入非混频模式，在所述非混频模式下它们的信号输入端303a、303c和它们的信号输出端305a至305c被持续地彼此电解耦。
[0084]作为示例，假定接收机300处于其中具有单个数据载波的第一 RF信号115a将被接收的第二模式。在这种情况下，控制器151提供第一控制信号155a和第一附加控制信号307a使得它们是相等的并且使得第一混频器103a和第一附加混频器301a处于混频模式。从而，单个数据载波被第一混频器103a和第一附加混频器301a两者下混频到基带。在第一混频器103a和第一附加混频器301a的信号输出端11 la、305a处提供的、结果得到的输出信号被组合并且馈送到第一基带信号通路105a中。第一控制器151提供第二控制信号155b使得第二混频器103b处于非混频模式。此外，如果没有另外的RF信号将被接收(使用第二基带信号通路105b和LNAlOlbUOlc中的一个)，则控制器151提供剩余的控制信号155c至155f、309b、309b，使得剩余的混频器103c至103f、301b、301c处于非混频模式。
[0085]当切换到双载波模式(例如切换到接收机300的第一模式)时，在所述双载波模式下包括两个不同数据载波的第一 RF信号115a将被接收，控制器151提供第一控制信号155a使得第一混频器103a处于混频模式，并且提供第二控制信号155b使得第二混频器103b处于混频模式。此外，控制器151在这种情况下提供第一附加控制信号309a使得第一附加混频器301a处于非混频模式。此外，控制器151提供剩余的控制信号155c至155f、309b,309b使得剩余的混频器103c至103f、301b、301c处于非混频模式。
[0086]换句话说，当切换到双载波模式时，在第一 LNAlOla的较低LNA输出端处的L012被断开而在第一 LNAlOl的较低LNA输出端处的L02被接通。因为两个混频器(第一附加混频器301a和第二混频器103b)可以是一致的，所以该切换将不会干扰第一 LNAlOla的输入阻抗。然而，进入到LOl的基带信号通路105a的信号电流被降低了 50%。总的来说，附加混频器301a、301b、301c的实现可以等同于耦合到相同LNAlOla至IOlc的混频器103a至103f作为附加混频器301a至301c的实现。从而，能够实现的是当从单载波模式切换到双载波模式时LNAlOla至IOlc的输入阻抗不被干扰。
[0087]总的来说，接收机300被配置成在接收机300的第二模式下(并且当第一 RF信号115a将被接收时)提供第一控制信号155a和第一附加控制信号309a使得它们是相等的，并且第一 RF信号115a中的数据载波通过第一混频器103a和第一附加混频器301被同时地下混频到基带。此外，控制器提供第二控制信号155b使得第二混频器103b处于非混频模式。
[0088]此外，在其中接收机300处于第一模式并且包括两个不同数据载波的第一 RF信号115a将被接收的情况下，控制器151提供第一控制信号155a和第一附加控制信号309a，使得所接收的RF信号115a中的第一数据载波通过第一混频器103a或者通过第一附加混频器301a被下混频到基带，而第一混频器103a和第一附加混频器301a中的另一个混频器处于非混频模式。此外，在这种情况下，控制器提供第二控制信号155b使得所接收的第一 RF信号115a中的第二数据载波通过第二混频器103b被下混频到基带。
[0089]图4a示出了能够被用在示例性接收机中的LNA、混频器以及滤波器的可能实现的电路图。
[0090]详细地，图4a不出了针对第一基带信号通路105a的第一 LNAlOla、第一混频器103a以及第一滤波器201a的可能实现。当然，图4a所示的电路图还可适用于在本文所描述的接收机中使用的第二基带信号通路105b的另外的LNA、另外的混频器以及第一滤波器201b。
[0091]图4a所示的电路图被优化以得到信号通路中的最少设备以及在各级之间没有DC电流的情况下对CMOS电路的最佳使用。尽可能少的设备的使用导致最佳的线性度与DC电流消耗的比值。使用图4a所示的电路，能够如将结合图4b同样地被示出的那样容易地实现载波聚合功能。如在图4a中能够看到的那样，第一 LNAlOla包括来自第一晶体管类型的第一晶体管401a和来自第二晶体管类型的第二晶体管401b。在图4a所示的示例中，第一晶体管类型是PMOS而第二晶体管类型是nMOS。第一 LNAlOla的第一晶体管401a的第一端子403a被耦合到第一电位端子(例如供应电压电位端子VDD)。第一晶体管401a的第二端子405a被耦合到第一 LNAlOla的第二晶体管401b的第二端子405b。此外，晶体管401a、401b的第二端子405a、405b被耦合到第一 LNAlOla的信号输出端107a。第一 LNAlOla的第二晶体管401b的第一端子403b被耦合到第二电位端子(接地电位端子VSS)。此外，第一晶体管401a的控制端子407a和第二晶体管401b的控制端子407b被耦合到第一 LNAlOla的信号输入端113a。信号输入端113a能够被直接地连接到晶体管401a、401b的栅极端子407a、407b，而晶体管40la、40Ib的第二端子405a、405b被直接地连接到第一 LNAlOla的信号输出端107a。总的来说，在图4a所示的示例中第一 LNAlOl被实现有简单的两个晶体管反相器。如在图4a中能够看到的那样，第一 LNAlOla还充当电压至电流转换器，因为提供给信号输入端113a的输入信号是电压而由第一 LNAlOla在其信号输出端107a处所提供的输出信号是电流。
[0092]从而，没有另外的gm级被需要用于在其被馈送给第一混频器103a之前将第一LNAlOla的输出信号从电压转换为电流。第一 LNAlOla的信号输出端107a能够被直接地连接到第一混频器103a的信号输入端109a。
[0093]此外，如从图4a能够看到的那样，第一混频器103a被实现为差分无源混频器。从而，第一混频器103a的信号输出端Illa包括第一输出端子Illa-1和第二输出端子llla-2。此外，第一混频器103a包括第一晶体管411a和第二晶体管411b。在图4a所示的示例中，第一晶体管411a和第二晶体管411b两者都来自第二晶体管类型(例如nMOS)。尽管如此，互补的实现(例如使用pMOS晶体管)也是可能的。
[0094]第一混频器103a的第一晶体管411a的第一端子413a和第一混频器103a的第二晶体管411b的第一端子413b两者被直接地连接到第一混频器103a的信号输入端109a。第一晶体管411a的第二端子415a被直接地连接到第一混频器103a的第一输出端子llla-1。第二晶体管411b的第二端子415b被直接地连接到第一混频器103a的第二输出端子llla-2。
[0095]此外，第一晶体管Illa的控制端子417a连同第二晶体管411b的控制端子417b一起形成第一混频器103a的控制输入端157a。从而,第一混频器103a包括差分信号输出端Illa和差分控制输入端157a。
[0096]从而,控制器151被配置成向第一混频器103a提供控制信号155a作为包括第一控制部分信号155a-l的差分控制信号，所述第一控制部分信号155a-l被提供给第一混频器103a的第一晶体管411a的控制端子417a。此外，控制器151被配置成将第二控制部分信号155a-2提供给第一混频器103a的第二晶体管411b的控制端子417b。第一控制部分信号155a_l和第二控制部分信号155a_2 —起形成差分控制信号155a。此外,第一控制部分信号155a-l的频率和第二控制部分信号155a-2的频率是相等的，但第一控制部分信号155a_l和第二控制部分信号155a_2相对于彼此被相移了 180°。
[0097]此外，第一滤波器201a (在下文中被指定为CMOS滤波器201a)包括差分运算放大器421 (在下文中还被指定为差分0p-Amp421)。差分0p_Amp421包括差分输入端，所述差分输入端包括第一输入端子423a和第二输入端子423b。此外，差分0p_Amp421包括差分输出端，所述差分输出端包括第一输出端子425a和第二输出端子425b。此外，CMOS滤波器201a包括被并联稱合在差分0p_Amp421的第一输入端子423a和第一输出端子425a之间的第一电阻器427a和第一电容器429a。此外,CMOS滤波器201a包括被并联稱合在差分0p-Amp421的第二输入端子423b和第二输出端子425b之间的第二电阻器427b和第二电容器429b。此外，差分0p-Amp421的第一输入端子423a被直接地连接到第一混频器103a的第一输出端子llla-Ι。差分0p-Amp421的第二输入端子423b被直接地连接到第一混频器103a的第二输出端子llla-2。
[0098]如从图4a能够看到的那样，LNA能够被实现为CMOS LNA,混频器被实现为无源混频器，并且滤波器被实现为CMOS滤波器。
[0099]因为CMOS LNAlOla的输出端充当进入到无源混频器103a的电流源，所以LO开关和载波聚合开关的组合能够容易地通过如图4a所示的单个混频器晶体管来实现，所述单个混频器晶体管证明了所提出架构的优点。总的来说，图4a示出了 CMOS LNAlOla、无源混频器103a以及Op-Amp滤波器201a的阵容。
[0100]混频器103a的可切换通路可以为例如第一晶体管411a的第一端子413a与第二端子415a之间的可切换通路。此外，混频器103a在图4a所示的示例中包括第二晶体管411b的第一端子413b与第二端子415b之间的另外的可切换通路。第一混频器103a的可切换通路的第一状态是其中第一晶体管411a导电的状态，而第一混频器103a的可切换通路的第二状态是其中第一晶体管411a不导电的状态。从而，预定电位和用第一部分控制信号155a-l施加到第一晶体管411的控制端子417a的另外的预定电位被选择，使得对于预定电位来说，第一晶体管411a不导电而对于另外的预定电电位来说第一晶体管411a导电。
[0101]相同情况适用于用第二部分控制信号155a-2供应给第二晶体管411b的控制端子417b的电位。
[0102]在混频器103a的混频模式下，第一混频器103a的第一晶体管411a和第二晶体管411b交替地导电和不导电，其中第一晶体管411a在第二晶体管411b不导电时是导电的，并且其中第二晶体管411b在第一晶体管411a不导电时是导电的。
[0103]与此相反，在第一晶体管103a的非混频模式下第一混频器103a的两个晶体管(第一晶体管411a和第二晶体管411b)不导电。
[0104]图4b示出了不同于图2所示的接收机200的接收机400的示意图，事实在于仅四个混频器103a至103d和仅两个LNAlOla、10Ib被示出。此外，基带信号通路105a、105b的滤波器203a、203b和ADC205a、205b未被示出。
[0105]此外，LNAlOla、101b、混频器103a 至 103d 以及 CMOS 滤波器 201a、201b 如图 4a所示的那样被实现。从而，混频器103a至103d中的每一个都是包括差分信号输出端Illa至Illd的差分混频器，如图4a所示。此外，控制器151被配置成向混频器103a至103d中的每一个提供差分控制信号155a至155d，其中每个差分控制信号包括第一控制部分信号155a-l至155d-l和第二控制部分信号155a_2至155d_2。属于相同控制信号155a至155d的两个控制部分信号155a-l至155d-l、155a-2至155d_2的频率是相等的。第一控制部分信号155a-l至155d-l的相位相对于对应的第二控制部分信号155a_2至155d_2被相移了180。。
[0106]尽管图4a和图4b所示的实现是差分实现，但是单端实现也是可能的。
[0107]总的来说，图4b示出了包括两个CMOS LNA101a、101b、四个无源混频器103a至103d以及具有载波聚合功能的两个Op-Amp滤波器201、201b的示例性接收机400。从而，接收机400提供了通过LO域中的开关和/或在混频器的输出端处的开关在内部切换信号，其中开关在RF信号通路外面。
[0108]图5示出了示例性方法600的流程图。
[0109]方法600包括在第一低噪声放大器处接收至少包括第一数据载波和第二数据载波的第一 RF信号的步骤601。
[0110]此外，方法600包括如下步骤603:(同时地)将第一控制信号提供给耦合在第一LNA与第一基带信号通路之间的第一混频器使得第一混频器处于混频模式，在所述混频模式下第一混频器交替地电耦合和解耦第一 LNA和第一基带信号通路以便将第一数据载波下混频到基带；将第二控制信号提供给耦合在第一 LNA与第二基带信号通路之间的第二混频器使得第二混频器处于混频模式，在所述混频模式下第二混频器交替地电耦合和解耦第一 LNA和第二基带信号通路以便将第二数据载波下混频到基带；以及将第三控制信号提供给耦合在第二 LNA与第一基带信号通路之间的第三混频器使得第三混频器处于非混频模式，在所述非混频模式下第三混频器使第二 LNA与第一基带信号通路电解耦。
[0111]此外，方法600附加地包括在第一 LNA处接收包括第三数据载波的第二 RF信号并且在第二 LNA处接收包括第四数据载波的第三RF信号的步骤605。
[0112]此外，方法600包括如下的附加步骤607:(同时地)将第一控制信号提供给第一混频器使得第一混频器处于非混频模式，在所述非混频模式下第一混频器使第一 LNA与第一基带信号通路电解耦；将第二控制信号提供给第二混频器使得第二混频器处于混频模式以便将第三数据载波下混频到基带；以及将第三控制信号提供给第三混频器使得第三混频器处于混频模式，在所述混频模式下第三混频器交替地电耦合和解耦第二 LNA和第一基带信号通路以便将第四数据载波下混频到基带。
[0113]方法600可以通过诸如本文中所呈现的任何接收机的任何示例性接收机来执行。[0114]方法600可以通过相对于装置在本文中所描述的特征和功能中的任一个而被补充，并且可以使用装置的硬件组件来实现。
[0115]尽管已经在装置的背景下对一些方面进行了描述，但清楚的是，这些方面还表示对应方法的说明，其中框或设备对应于方法步骤或方法步骤的特征。类似地，在方法步骤的背景下所描述的方面还表示对应装置的对应框或项目或特征的说明。方法步骤中的一些或全部可以由(或者使用)像例如微处理器、可编程计算机或电子电路一样的硬件装置来执行。在一些示例中，最重要的方法步骤中的某一个或多个可以由这样的装置来执行。
[0116]取决于某些实现要求，示例能够用硬件或用软件实现。实现能够使用具有存储在其上的电子可读的控制信号的数字存储介质来执行，所述数字存储介质例如为软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪速存储器，所述数字存储介质与可编程计算机系统协作(或能够协作)使得相应的方法被执行。因此，数字存储介质可以是计算机可读的。
[0117]一些示例包括具有电子可读的控制信号的数据载波，其能够与可编程计算机系统协作，使得本文中所描述的方法中的一个被执行。
[0118]通常，示例能够用程序代码被实现为计算机程序产品，程序代码在计算机程序产品在计算机上运行时可操作用于执行方法中的一个。程序代码例如可以被存储在机器可读载体上。
[0119]其他示例包括用于执行本文中所描述的方法中的一个、存储在机器可读载体上的计算机程序。
[0120]换句话说，示例性方法的实现因此是具有程序代码的计算机程序，当计算机程序在计算机上运行时，其用于执行本文中所描述的方法中的一个。
[0121]示例性方法的另外的实现因此是数据载体(或数据存储介质或计算机可读介质)，其包括记录在其上的用于执行本文中所描述的方法中的一个的计算机程序。数据载体、数字存储介质或记录介质典型地是有形的和/或非暂时性的。
[0122]示例性方法的另外的实现因此是表示用于执行本文中所描述的方法中的一个的计算机程序的数据流或信号序列。数据流或信号序列例如可以被配置成经由数据通信连接，例如经由因特网而被传送。
[0123]另外的示例包括被配置成或者适配成执行本文中所描述的方法中的一个的处理装置，例如计算机或可编程逻辑设备。
[0124]另外的示例包括有用于执行本文中所描述的方法中的一个的计算机程序安装在其上的计算机。
[0125]另外的示例包括被配置成将用于执行本文中所描述的方法中的一个的计算机程序传送(例如电子地或光学地)到接收机的装置或系统。接收机例如可以为计算机、移动设备、存储设备等。装置或系统可以例如包括用于将计算机程序传送到接收机的文件服务器。
[0126]在一些示例中，可编程逻辑设备(例如现场可编程门阵列)可以被用来执行本文中所描述的方法的功能中的一些或全部。在一些示例中，现场可编程门阵列可以与微处理器协作以便执行本文中所描述的方法中的一个。通常，方法优选地通过任何硬件装置来执行。
[0127]上文描述的示例仅仅是示意性的。应理解的是，本文中所描述的布置和细节的修改和变化对于本领域的技术人员而言将是显而易见的。因此，意图是仅由待定的专利权利要求的范围所限定，而不是由本文中通过示例的说明和解释的方式所呈现的特定细节来限定。
[0128]尽管每个权利要求仅往回引用一个单个权利要求，但本公开内容还涵盖任何可想到的权利要求组合。
【权利要求】
1.接收机，其包括: 第一放大器和第二放大器； 第一混频器、第二混频器和第三混频器；以及 第一基带信号通路和第二基带信号通路； 其中所述第一放大器的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端； 其中所述第二放大器的信号输出端被耦合到所述第三混频器的信号输入端； 其中所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路；以及 其中所述第二混频器的信号输出端被耦合到所述第二基带信号通路。
2.根据权利要求1所述的接收机， 其中所述第一、第二以及第三混频器中的至少一个混频器包括在所述至少一个混频器的信号输入端与所述至少一个混频器的信号输出端之间的可切换通路； 其中所述可切换通路可在第一状态与第二状态之间切换； 其中所述至少一个混频器的信号输入端和信号输出端在所述可切换通路的第一状态中被电耦合而在所述可切换通路的第二状态中被电解耦。
3.根据权利要求2所 述的接收机， 其中所述至少一个混频器被配置成根据施加到所述至少一个混频器的控制输入端的控制信号而在其可切换通路的第一状态与第二状态之间切换。
4.根据权利要求1所述的接收机， 其中没有可切换通路被耦合在所述放大器的信号输出端与被耦合到所述放大器的信号输出端的所述第一、第二和第三混频器的信号输入端之间。
5.根据权利要求1所述的接收机， 其还包括控制器，所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端，将第二控制信号提供给所述第二混频器的控制输入端，以及将第三控制信号提供给所述第三混频器的控制输入端；并且 其中所述控制器被配置成提供所述控制信号使得至多所述放大器中的一个放大器的信号输出端被电耦合到所述第一基带信号通路和所述第二基带信号通路中的每一个。
6.根据权利要求1所述的接收机， 其还包括控制器，所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端，将第二控制信号提供给所述第二混频器的控制输入端，以及将第三控制信号提供给所述第三混频器的控制输入端；并且 其中所述第一、第二和第三混频器中的每个混频器都包括在所述混频器的信号输入端与所述混频器的信号输出端之间的可切换通路； 其中每个可切换通路可在第一状态与第二状态之间切换； 其中每个混频器的信号输入端和信号输出端在所述混频器的可切换通路的第一状态中被电耦合而在所述混频器的可切换通路的第二状态中被电解耦； 其中所述控制器被配置成在第一模式下提供所述控制信号使得仅混频器处于混频模式，在所述混频模式下它们交替地在它们的可切换通路的第一状态与第二状态之间切换，它们的可切换通路使它们的信号输入端耦合到相同放大器的相同信号输出端。
7.根据权利要求1所述的接收机， 其还包括控制器，所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端，将第二控制信号提供给所述第二混频器的控制输入端，以及将第三控制信号提供给所述第三混频器的控制输入端；并且 其中所述第一、第二和第三混频器中的每个混频器都包括在所述混频器的信号输入端与所述混频器的信号输出端之间的可切换通路； 其中每个可切换通路可在第一状态与第二状态之间切换； 其中每个混频器的信号输入端和信号输出端在所述混频器的可切换通路的第一状态中被电耦合而在所述混频器的可切换通路的第二状态中被电解耦； 其中所述控制器被配置成在第二模式下提供所述控制信号使得至多所述第一混频器和所述第二混频器中的一个混频器处于其中所述一个混频器交替地在所述一个混频器的可切换通路的第一状态与第二状态之间切换的混频模式，而所述第一混频器和所述第二混频器中的另一个混频器处于其中所述另一个混频器的可切换通路处于第二状态的非混频模式。
8.根据权利要求2所述的接收机， 其还包括控制器，所述控制器被配置成为了将所述至少一个混频器置于混频模式下而将关联的控制信号提供给所述至少一个混频器的控制输入端，使得所述控制信号是具有预定振荡器频率的振荡器信号，并且被配置成为了将所述至少一个混频器置于非混频模式下而将所述关联的控制信号提供给所述至少一个混频器的控制输入端，使得所述控制信号是具有预定电位的DC信号；并且 其中在所述混频模式下所述至少一个混频器的可切换通路交替地在所述第一状态与所述第二状态之间切换；并且 其中在所述非混频模式下所述至少一个混频器的可切换通路处于所述第二模式。
9.根据权利要求8所述的接收机， 其中所述至少一个混频器被配置成根据施加到其控制输入端的控制信号的电位而在其可切换通路的第一状态与第二状态之间切换；并且 其中所述预定电位被选择使得对于这个预定电位，所述至少一个混频器的可切换通路处于所述第二状态。
10.根据权利要求1所述的接收机， 其还包括控制器，所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端以及将第二控制信号提供给所述第二混频器的控制输入端；并且 其中所述控制器被配置成在第一模式下提供具有第一振荡器频率的所述第一控制信号和具有不同于所述第一振荡器频率的第二振荡器频率的所述第二控制信号。
11.根据权利要求1所述的接收机， 其中所述接收机被配置成在第一模式下在所述第一放大器处接收至少具有在第一载波频率处的第一数据载波和在第二载波频率处的第二数据载波的RF信号；并且 其中所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端使得所述第一数据载波被所述第一混频器下混频到基带，并且被配置成将第二控制信号提供给所述第二混频器的控制输入端使得所述第二数据载波被所述第二混频器下混频到基带。
12.根据权利要求11所述的接收机， 其中所述控制器被进一步配置成在所述第一模式下将第三控制信号提供给所述第三混频器的控制输入端，使得所述第三混频器使耦合到其信号输入端的所述第二放大器与耦合到其信号输出端的所述第一基带信号通路电解耦。
13.根据权利要求1所述的接收机， 其中所述接收机被配置成同时地在第二模式下在所述第一放大器的信号输入端处接收具有在第一载波频率处的第一数据载波的第一 RF信号，以及在所述第二放大器的信号输入端处接收具有在第二载波频率处的第二数据载波的第二 RF信号。
14.根据权利要求13所述的接收机， 其还包括被配置成 向所述第一、第二和第三混频器中的每个混频器提供关联的控制信号，其中所述控制器被配置成在所述第二模式下提供所述控制信号，使得所述第一数据载波被所述第二混频器下混频到基带并且所述第二数据载波被所述第三混频器下混频到基带，并且此外，使得所述第一放大器通过所述第一混频器而被与所述第一基带信号通路电解耦。
15.根据权利要求1所述的接收机， 其中所述第一、第二和第三混频器中的至少一个混频器包括晶体管，所述晶体管的第一端子被直接地连接到所述至少一个混频器的信号输入端，所述晶体管的第二端子被直接地连接到所述至少一个混频器的信号输出端，并且所述晶体管的控制端子被耦合到所述至少一个混频器的控制输入端。
16.根据权利要求1所述的接收机， 其中所述第一、第二和第三混频器中的至少一个混频器是差分混频器，其中所述差分混频器的信号输出端是包括第一输出端子和第二输出端子的差分输出端； 其中所述差分混频器包括第一晶体管，所述第一晶体管的第一端子被直接地连接到所述差分混频器的信号输入端，所述第一晶体管的第二端子被直接地连接到所述差分混频器的第一输出端子，并且所述第一晶体管的控制端子被直接地连接到所述差分混频器的第一控制端子；并且 其中所述差分混频器还包括第二晶体管，所述第二晶体管的第一端子被直接地连接到所述差分混频器的信号输入端，所述第二晶体管的第二端子被直接地连接到所述差分混频器的第二输出端子，并且所述第二晶体管的控制端子被直接地连接到所述差分混频器的第二控制端子。
17.根据权利要求16所述的接收机， 其还包括控制器，所述控制器被配置成向所述差分混频器提供包括第一控制部分信号和第二控制部分信号的差分控制信号，所述第二控制部分信号相对于所述第一控制部分信号被180°相移。
18.根据权利要求1所述的接收机， 其还包括第四混频器，所述第四混频器的信号输入端被耦合到所述第二放大器的信号输出端，并且所述第四混频器的信号输出端被耦合到所述第二基带信号通路。
19.根据权利要求1所述的接收机，其还包括第一附加混频器，所述第一附加混频器的信号输入端被耦合到所述第一放大器的信号输出端，并且所述第一附加混频器的信号输出端被耦合到所述第一基带信号通路。
20.根据权利要求19所述的接收机， 其还包括控制器，所述控制器被配置成将第一控制信号提供给所述第一混频器的控制输入端并且将附加控制信号提供给所述第一附加混频器的控制输入端；并且 其中所述控制器被配置成在第二模式下提供所述第一控制信号和所述第一附加控制信号使得它们是相等的，并且在所述第一放大器处接收的RF信号中的数据载波同时地通过所述第一混频器和所述第一附加混频器而被下混频到基带。
21.根据权利要求20所述的接收机， 其中所述控制器被进一步配置成在第一模式下提供所述第一控制信号和所述第一附加控制信号，使得在所述第一放大器处进一步接收的RF中的数据载波或者通过所述第一混频器或者通过所述第一附加混频器而被下混频到基带。
22.接收机，其包括: 第一低噪声放大器(LNA)和第二 LNA ； 第一混频器、第二混频器和第三混频器； 第一基带信号通路和第二基带信号通路；以及 控制器，其被配置成将第一控制信号提供给所述第一混频器的控制输入端，将第二控制信号提供给所述第二混频 器的控制输入端，以及将第三控制信号提供给所述第三混频器的控制输入端； 其中所述第一 LNA的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端； 其中所述第二 LNA的信号输出端被耦合到所述第三混频器的信号输入端； 其中所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路；并且 其中所述第二混频器的信号输出端被耦合到所述第二基带信号通路； 其中所述第一、第二和第三混频器中的每个混频器都包括在所述混频器的信号输入端与所述混频器的信号输出端之间的可切换通路； 其中每个可切换通路可在第一状态与第二状态之间切换； 其中所述第一、第二和第三混频器中的每个混频器的信号输入端和信号输出端在所述混频器的可切换通路的第一状态中被电耦合而在所述混频器的可切换通路的第二状态中被电解耦； 其中所述接收机被配置成在第一模式下在第一 LNA处接收至少具有在第一载波频率处的第一数据载波和在第二载波频率处的第二数据载波的第一 RF信号； 其中所述控制器被配置成:在所述第一模式下将所述第一控制信号提供给所述第一混频器，使得所述第一混频器处于其中所述第一混频器交替地电耦合和解耦所述第一 LNA和所述第一基带信号通路以便将所述第一数据载波下混频到基带的混频模式；将所述第二控制信号提供给所述第二混频器，使得所述第二混频器处于其中所述第二混频器交替地电耦合和解耦所述第一 LNA和所述第二基带信号通路以便将所述第二数据载波下混频到基带的混频模式；以及将所述第三控制信号提供给所述第三混频器，使得所述第三混频器处于其中所述第三混频器使所述第二 LNA与所述第一基带信号通路电解耦的非混频模式； 其中所述接收机被配置成在第二模式下在所述第一 LNA处接收包括第三数据载波的第二 RF信号以及在所述第二 LNA处接收包括第四数据载波的第三RF信号；并且 其中所述控制器被配置成在所述第二模式下将所述第一控制信号提供给所述第一混频器，使得所述第一混频器处于其中所述第一混频器电解偶所述第一 LNA和所述第一基带信号通路的非混频模式；将所述第二控制信号提供给所述第二混频器，使得所述第二混频器处于将所述第三数据载波下混频到基带的混频模式；以及将所述第三控制信号提供给所述第三混频器，使得所述第三混频器处于其中所述第三混频器交替地电耦合和解耦所述第二 LNA和所述第一基带信号通路以便将所述第四数据载波下混频到基带的混频模式。
23.接收机，其包括: 第一放大器和第二放大器； 第一开关、第二开关和第三开关； 第一基带信号通路和第二基带信号通路；以及 控制器； 其中所述第一放大器的信号输出端被耦合到所述第一开关的信号输入端和所述第二开关的信号输入端； 其中所述第二放大器的信号输出端被耦合到所述第三开关的信号输入端； 其中所述第一开关的信号输出端和所述第三开关的信号输出端被耦合到所述第一基带信号通路； 其中所述第二开关的信号输出端被耦合到所述第二基带信号通路； 其中所述控制器被配置成在第一模式下向每个开关提供关联的控制信号，使得所述第一开关和所述第二开关充当混频器并且所述第三开关使所述第二放大器与所述第一基带信号通路电解耦；以及 其中所述控制器被配置成在第二模式下提供所述控制信号使得所述第二开关和所述第三开关充当混频器，并且所述第一开关使所述第一放大器与所述第一基带信号通路电解率禹。
24.移动通信设备，其包括: 天线； 数字基带处理器；以及 接收机，其包括: 第一放大器和第二放大器； 第一混频器、第二混频器和第三混频器；以及 第一基带信号通路和第二基带信号通路； 其中所述第一放大器的信号输出端被耦合到所述第一混频器的信号输入端和所述第二混频器的信号输入端； 其中所述第二放大器的信号输出端被耦合到所述第三放大器的信号输入端； 其中所述第一混频器的信号输出端和所述第三混频器的信号输出端被耦合到所述第一基带信号通路；并且其中所述第二混频器的信号输出端被耦合到所述第二基带信号通路； 其中所述接收机被耦合在所述天线与所述数字基带处理器之间。
25.方法，其包括下列步骤: 在第一放大器处接收至少包括第一数据载波和第二数据载波的RF信号； 将第一控制信号提供给耦合在所述第一放大器与第一基带信号通路之间的第一混频器，使得所述第一混频器处于其中所述第一混频器交替地电耦合和解耦所述第一放大器和所述第一基带信号通路以便将所述第一数据载波下混频到基带的混频模式；将第二控制信号提供给耦合在所述第一放大器与第二基带信号通路之间的第二混频器，使得所述第二混频器处于其中所述第二混频器交替地电耦合和解耦所述第一放大器和所述第二基带信号通路以便将所述第二数据载波下混频到基带的混频模式；以及将第三控制信号提供给耦合在第二放大器与所述第一基带信号通路之间的第三混频器，使得所述第三混频器处于其中所述第三混频器使所述第二放大器与所述第一基带信号通路电解耦的非混频模式。
【文档编号】H04B1/26GK103546179SQ201310399614
【公开日】2014年1月29日 申请日期:2013年7月16日 优先权日:2012年7月16日
【发明者】B-U·克莱普泽, H·施托金格 申请人:英特尔移动通信有限责任公司