一种七号信令lssu和fisu信令单元过滤方法和装置制造方法
【专利摘要】本发明提供一种七号信令LSSU和FISU信令单元过滤方法，包括：步骤1，FPGA读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路；步骤2，进行收包处理；步骤3，如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤；步骤4，如果是2Mbit/s高速信令链路，进行包长度的判断，并根据结果进行过滤；步骤5，将过滤了FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。该方法可以准确高效的过滤七号信令采集系统中有大量用户不关心的LSSU信令单元和FISU信令单元，降低系统资源占用，提高信令单元类型判断速度，给用户更好的使用体验。
【专利说明】一种七号信令LSSU和FISU信令单元过滤方法和装置
【技术领域】
[0001]本发明涉及一种七号信令LSSU和FISU信令单元过滤方法和装置，属于通信【技术领域】。
【背景技术】
[0002]信令系统是通信网的重要组成部分。七号信令系统是现代通信网的关键技术之一，它运用在不同的网络中，不仅可以用来传送电话网和综合业务数字网中电路接续所需的局间信令，而且在移动通信网中的各通信实体间传送与用户漫游有关的各种位置信息，还在智能网的各业务实体间传送智能业务信息。七号信令网已经成为国家重点发展的支撑网之一。
[0003]建立通信网的目的是为用户传递包括话音信息和非话音信息在内的各种信息，因此在各设备之间就会交互各种各样的“信息”，使网中的设备能够协调动作。设备之间传递的这些信息称为信令。通俗一点说，信令就是设备之间的“语言”，用来交流各自的状态和目的。每一种语言都有自己约定俗成的守则和规约，信令也必须遵守相关组织规定的规则，我们称之为信令协议，或信令方式。
[0004]在七号信令系统中，所有的消息都是以信令单元的形式发送。信令单元是一个数据块，类似于分组交换中的分组。用于传送用户信息的消息信令单元以可变长度的形式发送。根据不同的功能，七号信令单元可分为如下三类:
[0005](I)填充信令单兀(FISU, Filling Signal Unit)
[0006](2)链路状态信令单兀(LSSU, Link State Signal Unit)
[0007](3)消息信令单元(MSU,message signal Unit)MSU为真正携带消息的信令单元，LSSU为传送网络链路状态的信令单元，FISU不含任何信息，是在网络节点没有信息需要传送的时候，向对方发送的空信令，其作用是使信令链路保持通信状态，同时可起证实收到对方发来消息的作用。
[0008]信令采集分析时，会采集到所有的三种信令单元，但是真正需要分析的是MSU单元，LSSU单元用户会根据具体情况选择是否分析，而占用大量资源的FISU单元是不需要关心的，最好屏蔽掉。这样在采集板卡收到各种信令单元时，就需要将LSSU和FISU单元识别出来并加以过滤。
[0009]现有技术一般通过软件来过滤，需要将收到的信令单元送给上层软件系统，让它根据LSSU和FISU的特点进行过滤。
[0010]现在大部分采集系统都将所有的信令单元都接收下来，根据LSSU和FISU的特点进行过滤。如果说采集的链路利用率只有百分之十或者更低，那么就有百分之九十的FISU信令单元，这样系统资源很大一部分用来处理无关紧要的FISU信令单元了，容易导致存储空间要求大，系统CPU占用率高，处理速度慢。
【发明内容】
[0011]为了解决现有技术中的技术问题，本发明提供本方案在采集板卡上用FPGA技术来识别和过滤LSSU和FISU信令单元。
[0012]FPGA (Field Programmable Gate Array,现场可编程门阵列)采用硬件技术处理信令，可以通过软件反复编程使用，能够兼顾速度和灵活性，并能并行处理多路信令，实时性能能够预测和仿真。目前FPGA单片所含的逻辑门和片上存储器的容量越做越大，百万门级的可编程逻辑芯片已成为寻常产品。
[0013]本申请的主要步骤为:
[0014]步骤1，FPGA读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路；
[0015]步骤2，进行收包处理；
[0016]步骤3，如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤；
[0017]步骤4，如果是2Mbit/s高速信令链路，进行包长度的判断，并根据结果进行过滤；
[0018]步骤5，将过滤了 FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。
[0019]优选的是，步骤3和4中所述包长度的判断具体为，包长度是否为5字节，且第三字节是否为0x00或者包长度是否为6字节，且第三字节是否为0x01或0x02。
[0020]优选的是，步骤3和4中所述包长度的判断具体为，包长度是否为8字节，且第三和第四字节都是否为0x00。
[0021]优选的是，步骤3和4中所述包长度的判断具体为，过滤64kbit/s信令链路的FISU信令单元或者过滤64kbit/s信令链路的LSSU的信令单元。
[0022]优选的是，步骤3和4中所述包长度的判断具体为，过滤2Mbit/s高速信令链路的FISU信令单元或者过滤2Mbit/s高速信令链路的LSSU信令单元。
[0023]本申请的的装置包括:
[0024]FPGA模块，用于读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路；
[0025]进行收包处理的模块；
[0026]信令链路判断模块，配置为如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤；
[0027]如果是2Mbit/s高速信令链路，进行包长度的判断，并根据结果进行过滤；
[0028]发送模块，配置为将过滤了 FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。
[0029]本发明的技术方案有以下技术效果:在批量通信产品的设计生产中，用FPGA实现LSSU和FISU信令单元过滤功能，不但实现了功能，而且进一步降低了主机系统占用资源。进一步，可以准确的区分过滤64kbit/s信令链路和2M高速信令链路对应的LSSU和FISU信令单元的方法。降低上层系统处理大量LSSU和FISU信令单元消耗的资源。通过应板卡上硬件FPGA实现过滤，相对纯软件过滤，效率高，无时延，不占用主机资源。
【专利附图】
【附图说明】
[0030]图1:64Kbit/s信令链路的LSSU链路状态信令单元消息格式。
[0031]图2:64Kbit/s信令链路的FISU填充信令单元消息格式。[0032]图3:2Mbit/s高速信令链路的LSSU链路状态信令单元消息格式。
[0033]图4:2Mbit/s高速信令链路的FISU填充信令单元消息格式。
[0034]图5:具体操作步骤流程图。
【具体实施方式】
[0035]下面结合附图和具体实施例对本发明的技术方案进行详细描述。
[0036]七号信令消息原先采用64kbit/s信令链路通道传递，但随着七号信令在全国范围内的普及，使用七号信令 的业务量不断增加，特别是在移动七号信令网上，七号信令网中使用的64kbit/s的信令链路已经不能完全适应网上业务量的需求。为了能够使我国七号信令网合理发展，发展了 2Mbit/s高速信令链路的通道传递。64kbit/s的信令链路符合我国信息产业部YDN068-1997的技术规范，而2Mbit/s高速信令链路遵从的是YD/T1125-2001的标准。其中LSSU和FISU定义的格式就有很大的区别。要过滤LSSU和FISU信令单元，就必须清楚这两个信令单元的特征。
[0037]如图1和2所示，64Kbit/s信令链路的LSSU链路状态信令单元消息格式中，共有10个字段，从字段头开始依次为F、CK、SF、空、L1、FIB、FSN、BIB、BSN、F。而64Kbit/s信令链路的FISU填充信令单元消息格式中，共有9个字段，从字段头开始依次为F、CK、空、L1、FIB、FSN、BIB、BSN、F，与前一个相比在第三位少一个SF字段。
[0038]如图3和4所示，2Mbit/s高速信令链路的LSSU链路状态信令单元消息格式中，共有12个字段，从字段头开始依次为F、CK、SF、备用、L1、FIB、备用、FSN、BIB、备用、BSN、F。而2Mbit/s高速信令链路的FISU填充信令单元消息格式中，共有11个字段，从字段头开始依次为F、CK、备用、L1、FIB、备用、FSN、BIB、备用、BSN, F，与前一个相比同样是在第三位少一个SF字段。
[0039]信令单元中各个字段的含义如下:
[0040]F (Flag)信令单元定界标志，一个八位组，码型为01111110，它既表示前一个单元的结束，也表示后一个单元的开始。由于采用了“插零”的机制，因此这种标志码的码型不会在信令单元的其他部分出现。
[0041]CK (Checkbit)检错码，一到两个八位组，用以检测信令单元在传输过程中可能产生的误码。
[0042]LI (Length Indicator)信令单元长度指示码,用以指示信令单元的八位位组数目，它不包括 F (Flag)信令单元定界标志。)^MSU，LI>2JiLSSU，LI=l*2JiFISU，LI =O0
[0043]FSN/FIB和BSN/BIB信令单元序号和重发指示位，构成两个八位位组，用于实现纠错功能。
[0044]FSN (Forward Sequence Number)前向序号，即本消息的顺序号,7比特。
[0045]FIB (Forward Indicator Bit)前向重发指不位，I 比特。
[0046]BSN (Backward Sequence Number)后向序号，7比特，向对方指不序号直至BSN的所有消息已正确无误地收到。
[0047]BIB (Backward Indicator Bit)后向重发指不位，I 比特。
[0048]采集板卡接收数据包，根据64kbit/s和2Mbit/s信令链路LSSU和FISU信令单元的特点，FPGA进行判断过滤。
[0049]F (Flag)信令单元标志开始和结束，一个信令单元的长度F (Flag)是不计算在内的。
[0050]从以上字段的定义可以看出，64kbit/s信令链路，LSSU信令单元的长度是6字节，LI=OxOl或0x02 ；FISU信令单元的长度是5字节，LI=OxOO0 2Mbit/s高速信令链路，LSSU信令单元的长度是9字节，LI=OxOl或0x02 ；FISU信令单元的长度是8字节，LI=OxOO0可见LSSU信令单元的和FISU这两种信令单元可以通过长度和LI字段来区分。
[0051]如图5所示，本技术方案的主要步骤如下:
[0052]在采集板卡收到各种信令单元后，发送到FPGA，接收到信令单元后，FPGA读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s高速信令链路。如果是64kbit/s信令链路，则进行收包处理，如果不是，则判断是否为2Mbit/s高速信令链路，如果是2Mbit/s高速信令链路，则进行收包处理。
[0053]如果是64kbit/s信令链路，在收包处理后，如果包长度是5字节，且第三字节是0x00，那么该信令单元是64kbit/s信令链路的FISU进行过滤，再发送到上层软件系统MSU
信号单元。
[0054]如果是64kbit/s信令链路，如果包长度不是5字节，且第三字节不是0x00，则判断包长度是否为6字节，且第三字节是否为0x01或是0x02，如果是，那么该信令单元是64kbit/s信令链路的LSSU进行过滤，再发送到上层软件系统MSU信号单元。
[0055]如果是2Mbit/s高速信令链路，在收包处理后，如果包长度是8字节，且第三和第四字节都是0x00，那么该信令单元是2Mbit/s高速信令链路的FISU进行过滤，再发送到上层软件系统MSU信号单元。
[0056]如果是2Mbit/s信令链路，如果包长度不是8字节，且第三和第四字节都不是0x00，则判断如果包长度是否为9字节，且第三、第四字节是否为0X00、0X01，或者第三、第四字节是否为0χ00、0χ02，如果是，那么该信令单元是2Mbit/s高速信令链路的LSSU进行过滤，再发送到上层软件系统MSU信号单元。
[0057]上述处理的结果就是将过滤了 FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。
[0058]本发明技术方案带来的有益效果有:准确的区分过滤64kbit/s信令链路和2M高速信令链路对应的LSSU和FISU信令单元的方法。降低上层系统处理大量LSSU和FISU信令单元消耗的资源。通过应板卡上硬件FPGA实现过滤，相对纯软件过滤，效率高，无时延，不占用主机资源。
[0059]本发明所述并不限于【具体实施方式】所述的实施例，只要是本领域技术人员根据本发明方案得出其他的实施方式，同样属于本发明的技术创新及保护的范围。
【权利要求】
1.一种七号信令链路状态信令单元LSSU和填充信令单元FISU信令单元过滤方法，其特征在于，包括以下步骤: 步骤1，读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s信令链路； 步骤2，进行收包处理； 步骤3，如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤； 步骤4，如果是2Mbit/s信令链路，进行包长度的判断，并根据结果进行过滤； 步骤5，将过滤了 FISU和LSSU后只有消息信令单元MSU信令单元的数据送给上层软件处理。
2.如权利要求1所述的方法，其特征在于，步骤3和4中所述包长度的判断具体为，包长度是否为5字节，且第三字节是否为OxOO或者包长度是否为6字节，且第三字节是否为0x01 或 0x02 ο
3.如权利要求1所述的方法，其特征在于，步骤3和4中所述包长度的判断具体为，包长度是否为8字节，且第三和第四字节都是否为0x00。
4.如权利要求1所述的方法，其特征在于，步骤3和4中所述包长度的判断具体为，过滤64kbit/s信令链路的FISU信令单元或者过滤64kbit/s信令链路的LSSU的信令单元。
5.如权利要求1所述的方法，其特征在于，步骤3和4中所述包长度的判断具体为，过滤2Mbit/s高速信令链路的FISU信令单元或者过滤2Mbit/s高速信令链路的LSSU信令单J Li ο
6.一种七号信令LSSU和FISU信令单元过滤装置，其特征在于，该装置包括: FPGA模块，用于读取链路配置信息，判断是64kbit/s信令链路还是2Mbit/s信令链路； 进行收包处理的模块； 信令链路判断模块，配置为如果是64kbit/s信令链路，进行包长度的判断，并根据结果进行过滤； 如果是2Mbit/s信令链路，进行包长度的判断，并根据结果进行过滤； 发送模块，配置为将过滤了 FISU和LSSU后只有MSU信令单元的数据送给上层软件处理。
7.如权利要求1所述的方法，其特征在于，所述包长度的判断具体为，包长度是否为5字节，且第三字节是否为0x00或者包长度是否为6字节，且第三字节是否为0x01或0x02。
8.如权利要求1所述的方法，其特征在于，所述包长度的判断具体为，包长度是否为8字节，且第三和第四字节都是否为0x00。
9.如权利要求1所述的方法，其特征在于，所述包长度的判断具体为，过滤64kbit/s信令链路的FISU信令单元或者过滤64kbit/s信令链路的LSSU的信令单元。
10.如权利要求1所述的方法，其特征在于，所述包长度的判断具体为，过滤2Mbit/s信令链路的FISU信令单元或者过滤2Mbit/s高速信令链路的LSSU信令单元。
【文档编号】H04L12/26GK103684930SQ201310743723
【公开日】2014年3月26日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】金旭雁, 张文国 申请人:北京中创信测科技股份有限公司