专利名称：RapidIO协议分析仪的制作方法
技术领域：
本实用新型涉及信号处理领域，尤其涉及一种RapidIO协议分析仪。
背景技术：
RapidIO总线协议技术广泛应用于航天、航空、军事等领域。本实用新型可以串接在RapidIO串行总线上，不影响正常通信的情况下，双向采集并解析线路数据，通过PCIE高速接口，上传至控制主机显示，实时监控线路数据，达到监控、调试的目的。现有技术中，缺乏一种对RapidIO总线进行监控的机制，无法了解总线的工作情况，影响了系统的稳定性。
实用新型内容本实用新型提供了一种RapidIO协议分析仪，解决了缺乏对RapidIO总线进行监控的机制的问题。一种RapidIO协议分析仪，包括:处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线，所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输,所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；所述处理器通过第三接口与主机进行数据传输。优选的，所述处理器具体为FPGA，所述第一接口具体为FPGA的P0RT0，所述第二接口具体为FPGA的PORT I。优选的，所述第三接口具体为PCIE X4。本实用新型提供了一种RapidIO协议分析仪，包括处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线,所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输，所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；，所述处理器通过第三接口与主机进行数据传输，从待测的RapidIO总线传输的数据流中提取RapidIO协议的有效帧，将提取得到的有效帧上传至主机，通过提取有效帧监控总线中的数据传输，实现了对RapidIO总线工作情况的监控，解决了缺乏对RapidIO总线进行监控的机制的问题。
图1是本实用新型的实施例一提供的一种RapidIO协议分析仪的结构示意图；图2是本实用新型的实施例二提供的一种RapidIO协议分析仪的结构示意图；图3是本实用新型的实施例三提供的一种RapidIO总线监控方法的流程图。
具体实施方式
为了解决缺乏对RapidIO总线进行监控的机制的问题，本实用新型的实施例提供了一种RapidIO协议分析仪和RapidIO总线监控方法。下文中将结合附图对本实用新型的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。首先结合附图，对本实用新型的实施例一进行说明。本实用新型实施例提供了一种RapidIO协议分析仪，其结构如图1所示，包括:RapidIO总线接口模块101、数据采集处理模块102，数据上传模块103。其中，RapidIO总线接口模块101:可利用FPGA实现，通过FPGA的GTX高速接口接收RapidIO数据。其中GTX的参考时钟由FPGA提供3个可选的时钟源，分别对应RapidIO协议规定的1.25G，2.5G，3.125G
三种速度。GTX的接收时钟采用线路恢复时钟，确保不会丢失数据。接收到的串行数据会转换为32位的并行数据，降低了后续处理对时钟频率的要求。 数据采集处理模块102:按照RapidIO协议的规定，检测有效的帧头帧尾，将数据流划分为有效帧和填充字。填充字会被过滤掉，以降低对上传带宽的需求。对于有效帧，会依据协议分为数据帧和控制帧两大类。解析出来的两类数据会分别上传，便于windows下软件进行过滤处理。选取需要监控的类型。进一步的，RapidIO协议规定控制帧可以嵌入在数据帧中，若直接上传，则需要补充每个字节的控制信息，windows下的上端软件才能正确识别提取出控制巾贞。对于嵌入在数据帧内部的控制帧，本实用新型处理方法是将其提取出至原始数据帧的前方，嵌入在数据帧原始位置的控制帧数据删除，由后面数据递补。使控制帧完全剥离出来，而剩余的部分为一个完整的纯数据帧，如此处理，使windows下的上端软件不需要额外的信息就可以直接识别控制和数据帧，上传时不再需要上传控制字符标识信息，很大的降低了上传带宽。数据上传模块103:本实用新型实施例所提供的RapidIO协议分析仪采用PCIE接口，向主机上传数据，由于RapidIO最高速度是3.125G，双向2路共6.25G，除去8b/10b占用的带宽，实际数据带宽5G。这里采用PCIEx4每路PCIE可以提供2.5G带宽，4路共10G。完全可以满足需求。接收到的数据帧和/或控制帧会以接收到的顺序,上传主机。
以下结合附图，对本实用新型的实施例二进行说明。本实用新型实施例提供了一种RapidIO协议分析仪,该RapidIO协议分析仪的结构如图2所示,包括:处理器201，所述处理器201通过第一接口 202和第二接口 203嵌入待检测的RapidIO总线，所述RapidIO总线中的正向数据流经过第一接口 202进入所述处理器201，再经由所述第二接口 203回到所述RapidIO总线中继续传输,所述RapidIO总线中的反向数据流经过第二接口 203进入所述处理器201，再经由所述第二接口 202回到所述RapidIO总线中继续传输；所述处理器201通过第三接口 204与主机进行数据传输。[0031]所述处理器201具体为FPGA，所述第一接口 202具体为FPGA的P0RT0，所述第二接口 202具体为FPGA的PORTl。所述第三接口 204具体为PCIE X4。
以下结合附图，对本实用新型的实施例三进行说明。本实用新型实施例提供了一种RapidIO总线监控方法,结合图2提供的RapidIO协议分析仪，完成对RapidIO总线进行监控的流程如图3所示，包括:步骤301、RapidIO协议分析仪物理环境连接；RapidIO协议分析仪的物理环境连接参见图2。由PORTO接收到的线路数据经过采集后会送入PORTl的发送端，保证线路的正常运行。反之PORTl的接收数据会从PORTO的发送端口发送。将PCIEX4接口连接到控制主机。以便实现采集数据的上行传输。步骤302、配置RapidIO协议分析仪的工作参数；本步骤具体包括: 1、配置协议分析仪接口参数:RapidIO故障注入系统支持3种线路速度:1.25G，2.5G，3.125G。故本步骤中，需要配置RapidIO协议分析仪支持的数据流速度，需要按照线路速度配置对应的速度。2、配置采集过滤参数:可以配置选择只抓取单方向的数据流，如:P0RT0到PORTl方向的数据流即正向数据(或PORTl到PORTO方向的数据流，即反方向)。或者双向抓取。3、配置采集的帧类型:可以配置选择采集的帧类型，如只采集控制帧，数据帧，或者全部采集。4、配置提取的有效帧的量:配置连续采集的有效帧数目，或者连续采集的有效帧总字节数。当报文数目或总字节数采集到设置值时，自动停止采集。步骤303、从待测线路传输的数据流中提取RapidIO协议的有效帧；本步骤中，执行启动命令，开始对待测线路上传输的数据流进行采集、解析、上传。从接收端口(正向数据流的接收端口为P0RT0，反向数据流的接收端口为PORTl)采集线路上的数据，并定位解析出有效帧。根据用户的配置，决定哪些类型的帧需要上传。当提取的有效帧数量达到预置的连接采集的有效数目或提取的有效帧大小达到预置的连续采集的有效帧总字节数时，停止继续提取有效帧，同时继续上传数据；当未达到有效帧总字节数据时，则采集有效帧和上传数据并行运行。步骤304、将提取得到的有效帧上传至主机；由数据上传模块通过PCIEX4接口上传至主机，实现采集监控功能。所有接收到的帧无论是否满足采集条件，都会从另外的端口发送出去，保持线路的正常通信。步骤305、清除缓存的有效帧，重新提取数据流中的有效帧；本步骤中，数据首先缓存于RapidIO协议分析仪的内存中，并实时向主机上传。主机在读取缓存的数据后，会清除缓存。本实用新型的实施例提供了一种RapidIO协议分析仪，包括处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线,所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输，所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；，所述处理器通过第三接口与主机进行数据传输，从待测的RapidIO总线传输的数据流中提取RapidIO协议的有效帧，将提取得到的有效帧上传至主机，通过提取有效帧监控总线中的数据传输，实现了对RapidIO总线工作情况的监控，解决了缺乏对RapidIO总线进行监控的机制的问题。本领域普通技术人员可以理解上述实施例的全部或部分步骤可以使用计算机程序流程来实现，所述计算机程序可以存储于一计算机可读存储介质中，所述计算机程序在相应的硬件平台上(如系统、设备、装置、器件等)执行，在执行时，包括方法实施例的步骤之
一或其组合。可选地，上述实施例的全部或部分步骤也可以使用集成电路来实现，这些步骤可以被分别制作成一个个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型不限制于任何特定的硬件和软件结合。上述实施例中的各装置/功能模块/功能单元可以采用通用的计算装置来实现，它们可以集中在单个的计算装置上，也可以分布在多个计算装置所组成的网络上。上述实施例中的各装置/功能模块/功能单元以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。上述提到的计算机可读取存储介质可以是只读存储器，磁盘或光盘等。任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求所述的保护范围为准。
权利要求1.一种RapidIO协议分析仪，其特征在于，包括: 处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线，所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输,所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输； 所述处理器通过第三接口与主机进行数据传输。
2.根据权利要求1所述的RapidIO协议分析仪，其特征在于，所述处理器具体为FPGA，所述第一接口具体为FPGA的P0RT0，所述第二接口具体为FPGA的PORTl。
3.根据权利要求1所述的RapidIO协议分析仪，其特征在于，所述第三接口具体为PCIEX4。
专利摘要本实用新型提供了一种RapidIO协议分析仪。涉及信号处理领域；解决了缺乏对RapidIO总线进行监控的机制的问题。该RapidIO协议分析仪包括处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线，所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输，所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；所述处理器通过第三接口与主机进行数据传输。本实用新型提供的技术方案适用于RapidIO总线协议技术，实现了对RapidIO总线工作情况的监控。
文档编号H04L29/06GK203057194SQ20132004262
公开日2013年7月10日 申请日期2013年1月25日 优先权日2013年1月25日
发明者李超, 霍晨生, 苗家旺, 杨继伟, 李世鹏 申请人:北京旋极信息技术股份有限公司