多通道adc同步采样中频接收的制造方法
【专利摘要】本实用新型公开了一种多通道ADC同步采样中频接收机，它包括多个FPGA芯片、多个DSP芯片以及第一多通道ADC模块和第二多通道ADC模块，第一多通道ADC模块的信号输出与第一FPGA芯片的信号输入连接，第一FPGA芯片与第一DSP芯片连接，第二多通道ADC模块的信号输出与第二FPGA芯片的信号输入连接，第二FPGA芯片与第二DSP芯片连接，第一多通道ADC模块和第二多通道ADC模块还与时钟分配模块连接。本实用新型具有多个AD通道，同时，能进行外时钟和内时钟之间的任意切换，能实现同步采集，成本低，性价比高，能进行北斗和GPS卫星定位，通道配置和组合方式应用灵活。
【专利说明】多通道ADC同步采样中频接收机
【技术领域】
[0001]本实用新型涉及一种无线中频技术，特别是多通道ADC同步采样中频接收机。
【背景技术】
[0002]现有的中频数字化接收机主要由单个的模数转换器(ADC)和数字下变频器组成，其中模数转换模块主要完成模拟中频信号的采样，并转化得到数字化的中频信号，数字下变频器将感兴趣的信号转换至基带，同时做抽样率变换及滤波处理，得到正交的1、Q信号后送后续的数字信号处理器进行基带信号处理，在整个中频接收机里面数字下变频器是整个中频数字化接收机的核心，但通常情况下，现有的中频数字化接收机仅能实现单通道的信号采样，工作效率低，工作方式单一。同时在经常移动车载设备上工作时，经常因为不能卫星定位而出现各种麻烦。
实用新型内容
[0003]本实用新型的目的在于克服现有技术的不足，提供一种具有多个AD通道，多通道ADC模块的采样时钟相互独立，能进行北斗和GPS卫星定位，同时在共用外时钟和内时钟时能进行同步采集，成本低，性价比高，通道配置和组合方式应用灵活，智能化程度高的多通道ADC同步采样中频接收机。
[0004]本实用新型的目的是通过以下技术方案来实现的:多通道ADC同步采样中频接收机，它包括第一 FPGA芯片、第二 FPGA芯片、第三FPGA芯片、第一 DSP芯片、第二 DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一 FPGA芯片的信号输入连接，第一 FPGA芯片与第一 DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二 FPGA芯片的信号输入连接，第
二FPGA芯片与第二 DSP芯片之间有双向多通道数据连接，第一 FPGA芯片通过总线与第二FPGA芯片连接，第一 DSP芯片通过总线与第二 DSP芯片连接，第一 FPGA芯片和第二 FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一FPGA芯片通过总线与第三FPGA芯片连接，第一 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接。
[0005]具体的，它还包括有时钟分配模块，时钟分配模块的信号输出端分别与第二多通道ADC模块和第一多通道ADC模块的信号输入连接，时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。
[0006]具体的，它还包括有通道AD1、通道AD2、通道AD3、通道AD4、通道AD5和通道AD6，通道AD1、通道AD2、通道AD3与第二多通道ADC模块连接，通道AD4、通道AD5、通道AD6与第一多通道ADC模块连接，当第一多通道ADC模块和第二多模块ADC模块共用外时钟或内时钟时，与6个AD通道连接的第一多通道ADC模块和第二多通道ADC模块将同步采集。[0007]具体的，所述的第三FPGA芯片还通过GPIO总线与CPCIe*4接口连接，CPCIe*4接口可实现中频采集处理板同上位机的数据交互。
[0008]具体的，接收机内部还设有独立供电接口和电源管理模块，以对各功能元件的正常使用供电。
[0009]本实用新型具有以下几个优点:
[0010]1、具有多个AD通道，多通道ADC模块的采样时钟相互独立，同时在共用外时钟和内时钟时能进行同步采集；
[0011]2、设有内时钟和外时钟，能进行内时钟和外时钟之间的任意切换；
[0012]3、设有北斗/GPS接口，具有北斗和GPS双导航的功能；
[0013]4、成本低，性价比高，通道配置和组合方式应用灵活，智能化程度高，利于产业化生产和使用。
【专利附图】
【附图说明】
[0014]图1为本实用新型的结构示意图。
【具体实施方式】
[0015]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0016]如图1所示，多通道ADC同步采样中频接收机，它包括第一 FPGA芯片、第二 FPGA芯片、第三FPGA芯片、第一 DSP芯片、第二 DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一 FPGA芯片的信号输入连接，第一 FPGA芯片与第一 DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二 FPGA芯片的信号输入连接，第二 FPGA芯片与第二 DSP芯片之间有双向多通道数据连接，第一 FPGA芯片通过总线与第二 FPGA芯片连接，第一 DSP芯片通过总线与第二 DSP芯片连接，第一 FPGA芯片和第二 FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一 FPGA芯片通过总线与第三FPGA芯片连接，第一 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接。
[0017]具体的，它还包括有时钟分配模块，时钟分配模块的信号输出端分别与第二多通道ADC模块和第一多通道ADC模块的信号输入连接，时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。
[0018]具体的，它还包括有通道AD1、通道AD2、通道AD3、通道AD4、通道AD5和通道AD6，通道AD1、通道AD2、通道AD3与第二多通道ADC模块连接，通道AD4、通道AD5、通道AD6与第一多通道ADC模块连接，当第一多通道ADC模块和第二多模块ADC模块共用外时钟或内时钟时，与6个AD通道连接的第一多通道ADC模块和第二多通道ADC模块将同步采集。
[0019]所述的PCIe桥接芯片为LX50T，连接于CPCIe*4接口，实现中频采集处理板同上位机的数据交互。LX50T芯片有15根GPIO经驱动后连到CPCIe接插件Xj4上，用于FPGA向外部设备发送命令，驱动后的信号电平达+5V或+12V。[0020] 所述的DSP芯片为1GHz主频的DSP :TMS320C6455，所述的DSP芯片0和DSP芯片 1 之间连接 Rapid 10*4(1. 25Gbps)接口和一路 McBSP 接口。
【权利要求】
1.多通道ADC同步采样中频接收机，其特征在于:它包括第一FPGA芯片、第二 FPGA芯片、第三FPGA芯片、第一 DSP芯片、第二 DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一 FPGA芯片的信号输入连接，第一FPGA芯片与第一 DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二 FPGA芯片的信号输入连接，第二 FPGA芯片与第二 DSP芯片之间有双向多通道数据连接，第一 FPGA芯片通过总线与第二 FPGA芯片连接，第一 DSP芯片通过总线与第二 DSP芯片连接，第一 FPGA芯片和第二 FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一 FPGA芯片通过总线与第三FPGA芯片连接，第一 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二 DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二 FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接。
2.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于:它还包括有时钟分配模块，时钟分配模块的信号输出端分别与第二多通道ADC模块和第一多通道ADC模块的信号输入连接，时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。
3.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于:它还包括有通道AD1、通道AD2、通道AD3、通道AD4、通道AD5和通道AD6，通道AD1、通道AD2、通道AD3与第二多通道ADC模块连接，通道AD4、通道AD5、通道AD6与第一多通道ADC模块连接，当第一多通道ADC模块和第二多模块ADC模块共用外时钟或内时钟时，与6个AD通道连接的第一多通道ADC模块和第二多通道ADC模块将同步采集。
4.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于:所述的第三FPGA芯片还通过GPIO总线与CPCIe*4接口连接。
【文档编号】H04B1/40GK203722622SQ201320744280
【公开日】2014年7月16日 申请日期:2013年11月25日 优先权日:2013年11月25日
【发明者】宁涛, 吴伟冬, 欧阳晨曦, 黎飞宏, 宁昕 申请人:成都九华圆通科技发展有限公司