一种基于测控数传一体化应答机统一时钟域实现方法
【专利摘要】一种基于测控数传一体化应答机统一时钟域实现方法，在FPGA中实现，采用全数字同源设计，利用指令识别及控制、复位控制、整数分频计数器、高精度的累加寄存器与定时清零、不定时清零相结合的方式，产生了扩频传输模式时钟clkkp，高速数据传输模式时钟clkk1，高速数据传输模式时钟clkk2，以及在高速数据传输速率K1bps模式与K2bps模式下组帧所用时钟clkk3和clkk4，实现了全数字化的高速数据与测控信号的一体化融合设计，保证了测量精度。
【专利说明】一种基于测控数传一体化应答机统一时钟域实现方法
【技术领域】
[0001]本发明一种基于测控数传一体化应答机统一时钟域实现方法，是实现星地一体化测控的关键技术，属于星地测控【技术领域】。
【背景技术】
[0002]现有的星地测控数字化应答机具备伪码测距、载波多普勒测速、数据信息处理及传输等诸多功能，测距通过扩频伪码双向测伪距实现，测速通过测量上行、下行两个单向载波伪多普勒实现。下行测量信号采用测量帧结构，下行测量帧调制扩频应答机状态信息、上行伪距、伪多普勒测量信息等。随着我国卫星应用事业的飞速发展，对卫星抗干扰、保密、可靠性等得要求越来越高。因此，近年来提出一种基于非相干测距测速原理的测控数传一体化体制的测控模式，该体制遵循CCSDS协议的AOS标准，利用等时性插入业务，需要实现高速数据与测控信号的一体化融合设计。以往的时钟域设计方法无法满足多模式测量系统中测量精度的要求。
【发明内容】
[0003]本发明的技术解决问题是:克服现有技术不足，提出一种基于测控数传一体化应答机统一时钟域实现方法，保证了在不同传输方式下本地测量秒脉冲和高速数据传输时钟间相位稳定，抖动误差可控，从而提高了测量的精度。
[0004]本发明的技术解决方案是:一种基于测控数传一体化应答机统一时钟域实现方法，包括指令识别阶段 、测量脉冲生成阶段、复位信号生成阶段、下行发送速率时钟生成阶段、组帧时钟生成阶段，所述指令识别阶段如下:
[0005](I)应答机接收并依次读取外部4条指令线包括低速(小于等于IMbps)扩频指令、高速(大于IMbps且小于5Mbps)数据传输指令、高速Ibps传输速率指令和高速K2bps传输速率指令，当每个指令线为高并持续时长大于等于60ms时，应答机工作在相对应的工作模式下；
[0006](2)根据步骤(1)读取的外部4条指令线，生成下行工作模式控制信号down_state ;下行工作模式控制信号down_state为2bit的std_logic_vector型无符号整数，当步骤(1)读取到低速扩频指令时，表示接收到的为低速指令，设置doWn_State的值为"01〃 ；当步骤(1)读取到高速数据传输指令时，设置d0Wn_State(l)的值为’ I’ ；当步骤(I)读取到高速Ibps传输速率指令时,设置down_state的值为〃10〃, down_state (O)的值为’O’ ；当步骤(1)读取到高速K2bps传输速率指令时,设置down_state的值为〃ll〃,down_state (O)的值为 ’ I’ ；
[0007]所述测量脉冲生成阶段如下:
[0008](3)由系统时钟clksys做为触发信号生成IHz的2n分频时钟，η =
O,I, 2，3，……，Ν-1, N为大于等于零的整数；
[0009](4)设系统时钟频率为Μ，使用计数器Ml对步骤(3)产生的2η分频时钟进行累加计数，当分频计数器Ml = K/2n时产生频率为2ηΗζ的时钟信号clk2nHz ；
[0010](5)使用计数器M2对步骤(4)产生的clk2nHz进行累加计数，当计数器M2 = 2^1时产生0.5秒的时钟信号clk2pps，0.5秒的时钟信号clk2pps频率为2Hz ；
[0011](6)使用计数器M3对步骤(5)产生的clk2pps进行累加计数，当计数器M3 = 2时产生I秒的时钟信号clkls，I秒的时钟信号clkls频率为IHz ；
[0012](7)使用系统时钟触发，取步骤⑷产生的时钟信号clk2nHz的上升沿，得到间隔为2nHz，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2n ；
[0013](8)使用系统时钟触发，取步骤(5)产生的0.5秒时钟信号clk2pps的上升沿，得到间隔为0.5秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2pps ；
[0014](9)使用系统时钟触发，取步骤(6)产生的I秒时钟信号clkls的上升沿，得到间隔为I秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_ls ；
[0015]所述的复位信号生成阶段如下:
[0016](10)当上电复位信号reset的值为’O’时，初始化复位信号rstl_sig的值为’ I’，用比系统时钟clksys宽5-10个整数倍周期的脉冲信号对步骤(2)的下行工作模式控制信号doWn_State进行采样，比较前一采样时刻和后一采样时刻的采样值是否相等，若不相等则使rstl_sig的值为’ O’，即产生复位信号；若二者的值相等则使rstl_sig的值为’ I’，即不产生复位信号；
[0017](11)将步骤(7)产生的脉冲信号Pulse_2n信号作为使能信号产生rst2_sig，当上电复位信号reset的值为’O’时，给信号rst2_sig赋值’ I’，即不产生复位信号；(2)当Pulse_2n的值为’ I’时，给信号rst2_sig赋值’ O’即产生复位信号；
[0018](12)将步骤(9)产生脉冲信号脉冲信号Pulse_ls信号作为使能信号产生rst3_sig, (I)当上电复位信号reset的值为’ O’时，给信号rst3_sig赋值’ I’即不产生复位信号；(2)当Pulse_ls的值为’ I’时，给信号rst3_sig赋值’ O’即产生复位信号；
[0019]所述下行发送速率时钟生成阶段如下:
[0020](13)当上电复位信号reset的值为’O’或者步骤(11)产生的rst2_sig信号的值为，O，时，初始化第一累加寄存器aCCum_kp的值为O;当上电复位信号reset的值为’ 1’，且系统时钟clksys的上升沿到来时,将第一累加寄存器accum_kp与常数conkp相加后更新第一累加寄存器accum_kp的值,则accum_kp输出的最高位即为扩频码钟clkkp ；
[0021](14)当上电复位信号reset的值为’ O’或者rstl_sig的值为’ O’或者rst2_sig的值为’ O’时，初始化第二累加寄存器accum_k的值为O ;当步骤(2)的下行工作模式控制信号down_state的值等于”10”时,用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conkl相加后更新第二累加寄存器accum_k的值；当步骤(2)的下行工作模式控制信号down_state的值等于”11”时,用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conk2相加后更新第二累加寄存器accum_k的值,accum_k输出的最高位即为扩频码钟 clkkl 或 clkk2 ；
[0022]所述组帧时钟生成阶段如下:
[0023](15)使用上电复位信号reset与rst3_sig的低电平对分频计数器M3进行复位，当步骤(2)的下行工作模式控制信号doWn_State的值等于”11”时，用系统时钟clksys的上升沿触发对步骤(14)的时钟clkkl计数，分频产生编码所用时钟clkk3 ;当步骤(2)的下行工作模式控制信号down_State的值等于”10”时，用系统时钟clksys的上升沿触发对时钟clkk2计数,分频产生编码所用时钟clkk4。
[0024]本发明与现有技术相比的优点是:
[0025](I)本发明步骤⑴中实现对大于等于60ms的高电平指令的识别，有效过滤掉指令链路中的毛刺，提高了错误指令识别概率。
[0026](2)本发明步骤(2)中采用2bit的下行工作模式控制信号，信号高位用来识别扩频应答机下行工作模式:高速/低速；低位可识别在高速模式下的两种不同工作速率。
[0027](3)本发明步骤(3)中采用系统时钟clksys做为触发信号生成IHz的2n分频时钟，增加了时钟域设计的灵活性和多样性。
[0028](4)本发明步骤(10)中使用对下行工作模式控制信号连续采样的方式产生时钟域复位信号，消除了不同工作模式间切换的不确定性，增加了时钟域运行的稳定性。
[0029](5)本发明步骤(13)中采用步骤(11)产生的rst2_sig信号对产生下行扩频码时钟clkkp的累加寄存器进行复位，使下行扩频码时钟与步骤(8)产生的本地测量脉冲Pulse_2pps保持相位稳定，从而保证扩频测量模式下的测量精度。
[0030](6)本发明步骤(14)中，使用步骤(10)产生的rstl_sig信号与步骤(11)产生的rst2_sig信号，对生成高速模式下的K1速率时钟clkkl和K2速率时钟clkk2的累加寄存器进行复位，使下行工作模式切换时刻clkkl和clkk2时钟相位稳定，并且使clkkl和clkk2与步骤(8)产生的本地测量脉冲Pulse_2pps保持相位稳定，保证下行高速数传模式传输时的测量精度。
[0031](7)本发明步骤(15)中，使用步骤(12)产生的rst3_sig信号对产生编码所用时钟clkk3和clkk4的分频计数器进行复位,保证组巾贞起始时刻固定。
【专利附图】
【附图说明】
[0032]图1为非相干测距原理图；
[0033]图2为非相干测速原理图；
[0034]图3为扩频测距下的测量帧格式示意图；
[0035]图4为下行数据传输帧结构示意图；
[0036]图5为传输巾贞插入域不意图；
[0037]图6为本发明tbps模式下的测量数据插入方式示意图；
[0038]图7为本发明tbps模式下的测量秒脉冲与数据帧的对应关系示意图；
[0039]图8为本发明K2bps模式下的测量数据插入方式示意图；
[0040]图9为本发明K2bps模式下的测量秒脉冲与数据帧的对应关系示意图；
[0041]图10为本发明实现流程框图；
[0042]图11为本发明产生Is的2n整数分频信号的示意图。
【具体实施方式】
[0043]本发明的基本思路:该方法实现了以下方面的内容:⑴扩频时钟clkkplibps速率下数据传输时钟clkkLKibps速率下数据传输时钟clkk2在下行数据传输模式切换前后时钟相位稳定；⑵扩频模式下，扩频时钟clkkp与本地测量秒脉冲Pulse_2pps保持相位稳定；(3)高速数传模式下:a.^bps速率时，clkkl与本地测量秒脉冲Pulse_2pps保持相位稳定；组帧时，组帧时钟clkk3与本地Is脉冲Pulse_ls的起始时刻保持一致。b.K2bps速率时，clkk2与本地测量秒脉冲Pulse_2pps保持相位稳定；组帧时，组帧时钟clkk4与本地Is脉冲Pulse_ls的起始时刻保持一致。
[0044]下面结合附图对本发明的【具体实施方式】进行进一步的详细描述。
[0045]一种基于测控数传一体化应答机测距、测速采用扩频体制下非相干测距测速原理，在高速数传与测控体制下分别采用不用的帧格式实现对测量数据的传输，下面先对非相干测量原理以及不同模式下不同的测量帧格式进行描述。
[0046]1、基于测控数传一体化设计的测量原理与下行帧格式
[0047](I)扩频体制下非相干测距测速原理
[0048]非相干测量体制具体采用伪码双向比对的非相干测距测速技术，利用遥测信号进行非相干测量原理，如图1和图2所不。
[0049]该体制下的测量过程如下:
[0050]地面站上行测量帧编帧扩频后，通过地面站产生的高精度时钟(地面产生的测量秒脉冲clknpps’ )将上行链路测量帧数据发送到星上；卫星接收到上行链路信号后进行解扩、解调、帧同步，再利用自身形成的下行测量帧同步后沿(即本地测量秒脉冲clknpps)对上行信号采样，提取测距信息，并采样上行伪多普勒值等测量信息(采用“固定周期测时间”的方法)，将上行测量数据实时放入下行遥测帧送至地面，下行帧频根据需要而定。
[0051]地面接收到下行遥测信号后进行解调、帧同步，利用恢复的下行帧同步后沿对自身形成的上行信号采样，提取测距信息，并采样下行伪多普勒等下行测量信息。
[0052]地面对卫星下传的上行伪距、伪多普勒测量量、时间采样值和地面测得的下行伪距、伪多普勒测量量、时间采样值进行综合计算得到距离和时差(星上帧同步出现时刻即采样时刻)、速度和频差(星上两次帧同步出现之间即积分时间段Tint)。
[0053](2)扩频模式下的测量帧格式
[0054]如图3所示，扩频模式下，下行测量帧由500bit组成，每bit信息速率为1000bps，则测量帧整帧长度为500ms (0.5秒)。测量秒脉冲是地面和星上采集测量信息与多普勒信息的采样时刻，脉冲宽度根据实际需要选取。该工作模式下需要产生扩频码时钟clkkp，测量秒脉冲时钟Pulse_2pps,设计实现时要保证时钟clkkp和时钟Pulse_2pps间相位稳定，
抖动误差可控。
[0055](3)数据传输模式下测距测速帧格式
[0056]高速下行遥测采用数据传输帧结构，如图4所示(含帧同步码由i6个字节组成，每字节8bit，W表示一个字节)。下行传输帧组帧后进行编码，前端加附属同步标识下传。
[0057]下行数据传输模式中分为两种速率，tbps和K2bps，分别对应下行帧帧频分别为NI中贞/s和N2中贞/s。
[0058]利用扩频非相干扩频测距测速原理，将扩频模式下的500bit测量帧按协议要求以插入域模式插入下行数据传输帧中。插入域共占18字节，用于插入主信道帧计数和非相干测量数据，卫星遥测不同帧频下插入测量数据的使用，如图5所示。
[0059]Ibps 模式下:
[0060]该工作模式下，插入数据第I个字节用于计数，每秒从O开始至Nl-1进行帧循环计数。第2个字节用于传输上行测量数据，将500bit的测量帧Zl后加12bit的”0000”生成512bit的测量帧Z2，把Z2拆分成若干个字节，每个字节8个bit位，如图6所示，每个数据帧内插入I个字节，每秒共插入NI个字节的测量数据帧。当帧计数为O与N1/2+1时，由帧同步码最后一位后沿提供测量采样脉冲，如图7所示。该模式下需要产生数据传输时钟clkkl,下行组巾贞时钟clkk3,测量秒脉冲时钟Pulse_2pps,组巾贞秒脉冲时钟Pulse_ls,实现要求clkkl与本地测量秒脉冲Pulse_2pps保持相位稳定，不产生相位抖动；组帧时,组帧时钟clkk3与本地Is脉冲Pulse_ls的起始时刻保持一致。
[0061]K2bps 模式下:
[0062]该工作模式下，插入数据第I个字节用于计数，每秒从O开始至N2-1进行帧循环计数。第2个字节用于传输上行测量数据，将500bit的测量帧Zl后加12bit的”1111”生成512bit的测量帧Z2，把Z2拆分成若干个字节，每个字节8个bit位，如图8所示，每个数据帧内插入4个字节，每秒共插入N2个字节的测量数据帧。当帧计数为O与N2/2时，由同步码最后一位后沿提供测量采样脉冲，如图9所示。该模式下需要产生数据传输时钟clkk2,下行组巾贞时钟clkk4,测量秒脉冲时钟Pulse_2pps,组巾贞秒脉冲时钟Pulse_ls,实现要求clkk2与本地测量秒脉冲Pulse_2pps保持相位稳定，不产生相位抖动；组帧时,组帧时钟clkk4与本地Is脉冲Pulse_ls的起始时刻保持一致。
[0063]一种测控数传一体化应答机统一时钟域设计实现方法，实现方法中将详细介绍前面涉及到的扩频码时钟clkkp、高速数据传输时钟clkkl、clkk2,高速下组巾贞时钟clkk3、clkk4,以及测量秒脉冲Pulse_2pps与本地Is脉冲Pulse_ls的产生方法。
[0064]如图10所示，图10中给出了一种测控数传一体化应答机统一时钟域实现的流程，其中包括指令识别阶段、测量脉冲生成阶段、复位信号生成阶段、下行发送速率时钟生成阶段、组帧时钟生成阶段。
[0065]一种基于测控数传一体化应答机统一时钟域设计实现的方法，包括指令识别阶段、测量脉冲生成阶段、复位信号生成阶段、下行发送速率时钟生成阶段、组帧时钟生成阶段，所述指令识别阶段如下:
[0066](I)应答机接收并依次读取外部4条指令线包括低速扩频指令、高速数据传输指令、高速tbps传输速率指令和高速K2bps传输速率指令，当每个指令线为高并持续时长大于等于60ms时，应答机工作在相对应的工作模式下；
[0067](2)根据步骤(I)读取的外部4条指令线，生成下行工作模式控制信号down_state ;下行工作模式控制信号down_state为2bit的std_logic_vector型无符号整数，当步骤(I)读取到低速扩频指令时，表示接收到的为低速指令，设置doWn_State的值为"01〃 ；当步骤(I)读取到高速数据传输指令时，设置d0Wn_State(l)的值为’ I’ ；当步骤(I)读取到高速Ibps传输速率指令时,设置down_state的值为〃10〃, down_state (O)的值为’O’ ；当步骤(I)读取到高速K2bps传输速率指令时,设置down_state的值为〃ll〃,down_state (O)的值为 ’ I’ ；
[0068]具体实现步骤如下:
[0069]I)低速扩频指令的识别:
[0070]a、上电复位信号reset =’ O’时,初始化低速扩频指令识别计数器edvl_count为全，O，；
[0071]b、当低速扩频指令TM_L0W_SET =’ I’时，计数器edvl_count开始计数，edvl_count = edvl_count+' ；
[0072]C、其余情况下,设置计数器edvl_count的值为全’ O’。
[0073]2)数据传输指令的识别:
[0074]a、上电复位信号reset =’ O’时，初始化数传指令识别计数器mdml_count为全，O，；
[0075]b、当数传指令 TM_HIGH_SET =’1’ 时，计数器 mdml_count 开始计数，mdml_count=mdml_count+’ I’ ；
[0076]C、其余情况下,设置计数器mdml_count的值为全’ O’。
[0077]3) Kbps传输速率指令的识别
[0078]a、上电复位信号reset =’0’时,初始化Ibps传输指令识别计数器high_Klcount为全’ O’ ；
[0079]b、当 Ibps 传输指令 TM_HIGH_SET = ’ I ’ 时,计数器 high_Klcount 开始计数，high_Klcount = high_Klcount+’ I’ ；
[0080]C、其余情况下,设置计数器high_Klcount的值为全’ O’。
[0081 ] 4) K2bps传输速率指令的识别
[0082]a、上电复位信号reset =’0’时,初始化K2bps传输指令识别计数器high_K2count为全’ O’ ；
[0083]b、当 K2bps 传输指令 TM_HIGH_SET = ’ I’ 时，计数器 high_K2count 开始
[0084]计数，high_K2count= high_K2count+，I，；
[0085]C、其余情况下,设置计数器high_K2count的值为全’ O’。
[0086]5)下行工作模式控制信号的生成:a、设置2bit的std_logic_vector信号down_state_sig 与 down_state ；b.上电复位信号 reset =’ O，时，初始化 down_state_sig(I)=，O，;b、判别当计数器mdml_count大于数值X(X的取值取决于脉冲指令的宽度)时，置 down_state_sig (I) = ’ O，;当判别计数器 edvl_count 大于数值 X 时，置 down_state_sig(l) =，O，。
[0087]C、上电复位信号reset =’O’时,初始化down_state_sig(0) =，1，;判别计数器high_Klcount 大于数值 X 时，置 down_state_sig (O) = ’ O’ ；判别计数器 high_K2count 大于数值 X 时,置 down_state_sig(0) =，1，。
[0088]d、上电复位信号reset =’0’时,初始化down_state = 〃01〃(低速扩频模式)；当down_state_sig = 〃01〃，置 down_state = 〃01〃。
[0089]e、把 down_state_sig 中的值赋给 down_state。
[0090]所述测量脉冲生成阶段如下:
[0091](3)由系统时钟clksys做为触发信号生成IHz的2n分频时钟，η =
O,1,2, 3,……，Ν-1，Ν为正整数。实现流程如图11所示，设系统时钟频率为K，则当分频计数器Kl的值等于!(/^时，产生频率为2ηΗζ的时钟信号clk2nHz。此时使用计数器K2对clk2nHz进行累加计数，当计数器K2的值等于2114时输出半秒测量时钟clk2pps (2Hz)，对测量时钟clk2pps进行整秒计数,使计数器K3的值等于2便产生秒脉冲clkls。
[0092](4)设系统时钟频率为M，使用计数器Ml对步骤(3)产生的2n分频时钟进行累加计数，当分频计数器Ml = K/2n时产生频率为2ηΗζ的时钟信号clk2nHz。
[0093](5)使用计数器M2对步骤(4)产生的clk2nHz进行累加计数，当计数器M2 = 2^1时产生0.5秒的时钟信号clk2pps，0.5秒的时钟信号clk2pps频率为2Hz ；
[0094](6)使用计数器M3对步骤(5)产生的clk2pps进行累加计数，当计数器M3 = 2时产生I秒的时钟信号clkls，I秒的时钟信号clkls频率为IHz ；
[0095](7)使用系统时钟触发，取步骤⑷产生的时钟信号clk2nHz的上升沿，得到间隔为2nHz，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2n ；
[0096](8)使用系统时钟触发，取步骤(5)产生的0.5秒时钟信号clk2pps的上升沿，得到间隔为0.5秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2pps ；
[0097](9)使用系统时钟触发，取步骤(6)产生的I秒时钟信号clkls的上升沿，得到间隔为I秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_ls ；
[0098]所述的复位信号生成阶段如下:
[0099](10)当上电复位信号reset的值为’O’时，初始化复位信号rstl_sig的值为’ I’，用比系统时钟clksys宽5-10个整数倍周期的脉冲信号对步骤(2)的下行工作模式控制信号doWn_State进行采样，比较前一采样时刻和后一采样时刻的采样值是否相等，若不相等则使rstl_sig的值为’ O’，即产生复位信号；若二者的值相等则使rstl_sig的值为’ I’，即不产生复位信号；
[0100](11)将步骤(7) 产生的脉冲信号Pulse_2n信号作为使能信号产生rst2_sig，当上电复位信号reset的值为’O’时，给信号rst2_sig赋值’ I’，即不产生复位信号；(2)当Pulse_2n的值为’ I’时，给信号rst2_sig赋值’ O’即产生复位信号；
[0101](12)将步骤(9)产生脉冲信号脉冲信号Pulse_ls信号作为使能信号产生rst3_sig, (I)当上电复位信号reset的值为’ O’时，给信号rst3_sig赋值’ I’即不产生复位信号；(2)当Pulse_ls的值为’ I’时，给信号rst3_sig赋值’ O’即产生复位信号；
[0102]所述下行发送速率时钟生成阶段如下:
[0103](13)当上电复位信号reset的值为’O’或者步骤(11)产生的rst2_sig信号的值为，O，时，初始化第一累加寄存器aCCum_kp的值为O;当上电复位信号reset的值为’ 1’，且系统时钟clksys的上升沿到来时,将第一累加寄存器accum_kp与常数conkp相加后更新第一累加寄存器accum_kp的值,则accum_kp输出的最高位即为扩频码钟clkkp ；
[0104](14)当上电复位信号reset的值为’ O’或者rstl_sig的值为’ O’或者rst2_sig的值为’ O’时，初始化第二累加寄存器accum_k的值为O ;当步骤(2)的下行工作模式控制信号down_state的值等于”10”时,用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conkl相加后更新第二累加寄存器accum_k的值；当步骤(2)的下行工作模式控制信号down_state的值等于”11”时,用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conk2相加后更新第二累加寄存器accum_k的值,accum_k输出的最高位即为扩频码钟 clkkl 或 clkk2 ；
[0105]所述组帧时钟生成阶段如下:
[0106](15)使用上电复位信号reset与rst3_sig的低电平对分频计数器M3进行复位，当步骤(2)的下行工作模式控制信号doWn_State的值等于”11”时，用系统时钟clksys的上升沿触发对步骤(14)的时钟clkkl计数，分频产生编码所用时钟clkk3 ;当步骤(2)的下行工作模式控制信号down_State的值等于”10”时，用系统时钟clksys的上升沿触发对时钟clkk2计数,分频产生编码所用时钟clkk4。
[0107]本发明未详细说明部分属本领域技术人员公知常识。
【权利要求】
1.一种基于测控数传一体化应答机统一时钟域实现方法，其特征在于:包括指令识别阶段、测量脉冲生成阶段、复位信号生成阶段、下行发送速率时钟生成阶段、组帧时钟生成阶段，所述指令识别阶段如下: (1)应答机接收并依次读取外部4条指令线包括低速扩频指令、高速数据传输指令、高速1(山?8传输速率指令和高速K2bps传输速率指令，当每个指令线为高并持续时长大于等于60ms时，应答机工作在相对应的工作模式下； (2)根据步骤(1)读取的外部4条指令线，生成下行工作模式控制信号down_State;下行工作模式控制信号down_state为2bit的std_logic_vector型无符号整数,当步骤(1)读取到低速扩频指令时，表示接收到的为低速指令，设置down_State的值为"01";当步骤(1)读取到高速数据传输指令时，设置d0Wn_State(l)的值为’ I’ ；当步骤(1)读取到高速K^ps传输速率指令时,设置down_state的值为〃10〃，down_state (O)的值为’ O’ ；当步骤(1)读取到高速K2bps传输速率指令时,设置down_state的值为〃11", down_state (O)的值为，1，； 所述测量脉冲生成阶段如下: (3)由系统时钟clksys做为触发信号生成IHz的2n分频时钟，η=.O, 1, 2，3，……，Ν-1, N为大于等于零的整数； (4)设系统时钟频率为Μ，使用计数器Ml对步骤(3)产生的2η分频时钟进行累加计数，当分频计数器Ml = Κ/2η时产生频率为2ηΗζ的时钟信号clk2nHz ； (5)使用计数器M2对步骤(4)产生的clk2nHz进行累加计数，当计数器M2= 2114时产生0.5秒的时钟信号clk2pps，0.5秒的时钟信号clk2pps频率为2Hz ； (6)使用计数器M3对步骤(5)产生的clk2pps进行累加计数，当计数器M3= 2时产生I秒的时钟信号clkls，I秒的时钟信号clkls频率为IHz ； (7)使用系统时钟触发，取步骤(4)产生的时钟信号clk2nHz的上升沿，得到间隔为2nHz，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2n ； (8)使用系统时钟触发，取步骤(5)产生的0.5秒时钟信号clk2pps的上升沿，得到间隔为0.5秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_2pps ； (9)使用系统时钟触发，取步骤(6)产生的I秒时钟信号clkls的上升沿，得到间隔为I秒，高电平宽度为一个系统时钟周期的脉冲信号Pulse_ls ； 所述的复位信号生成阶段如下: (10)当上电复位信号reset的值为’O’时，初始化复位信号rstl_sig的值为’I’，用比系统时钟clksys宽5-10个整数倍周期的脉冲信号对步骤(2)的下行工作模式控制信号down_state进行采样，比较前一采样时刻和后一采样时刻的采样值是否相等，若不相等则使rstl_sig的值为’ O’，即产生复位信号；若二者的值相等则使rstl_sig的值为’ I’，即不产生复位信号； (11)将步骤(7)产生的脉冲信号Pulse_2n信号作为使能信号产生rst2_sig，当上电复位信号reset的值为’O’时，给信号rst2_sig赋值’ I ’，即不产生复位信号；(2)当Pulse_2n的值为’ I’时，给信号rst2_sig赋值’ O’即产生复位信号； (12)将步骤(9)产生脉冲信号脉冲信号Pulse_ls信号作为使能信号产生rst3_sig，(I)当上电复位信号reset的值为’ O’时，给信号rst3_sig赋值’ I’即不产生复位信号；(2)当Pulse_ls的值为’ I’时，给信号rst3_sig赋值’ O’即产生复位信号； 所述下行发送速率时钟生成阶段如下: (13)当上电复位信号reset的值为’O’或者步骤(11)产生的rst2_sig信号的值为’O’时，初始化第一累加寄存器aCCum_kp的值为O ;当上电复位信号reset的值为’ 1’，且系统时钟clksys的上升沿到来时,将第一累加寄存器accum_kp与常数conkp相加后更新第一累加寄存器accum_kp的值,则accum_kp输出的最高位即为扩频码钟clkkp ； (14)当上电复位信号reset的值为’O’或者rstl_sig的值为’ O’或者rst2_sig的值为’ O’时，初始化第二累加寄存器accum_k的值为O ;当步骤(2)的下行工作模式控制信号down_state的值等于” 10”时,用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conkl相加后更新第二累加寄存器accum_k的值；当步骤(2)的下行工作模式控制信号down_state的值等于” 11”时，用系统时钟clksys上升沿触发第二累加寄存器accum_k与常数conk2相加后更新第二累加寄存器accum_k的值，accum_k输出的最高位即为扩频码钟 clkkl 或 clkk2 ； 所述组帧时钟生成阶段如下: (15)使用上电复位信号reset与rst3_sig的低电平对分频计数器M3进行复位，当步骤(2)的下行工作模式控制信号doWn_State的值等于”11”时，用系统时钟clksys的上升沿触发对步骤(14)的时钟clkkl计数，分频产生编码所用时钟clkk3;当步骤(2)的下行工作模式控制信号doWn_State的值等于”10”时，用系统时钟clksys的上升沿触发对时钟clkk2计数,分频产生编码所用时钟clkk4。
【文档编号】H04L7/00GK104079340SQ201410298453
【公开日】2014年10月1日 申请日期:2014年6月26日 优先权日:2014年6月26日
【发明者】吕晶晶, 赵鸿, 孙重磊, 杨瑜波, 聂少军 申请人:西安空间无线电技术研究所