基于改进的cordic算法的数字鉴相方法及装置制造方法
【专利摘要】本发明公开了基于改进的CORDIC算法的数字鉴相方法及装置，所述方法：首先，将模拟输入信号进行模数转换，得到对应的采样数字信号；其次，将采样数字信号进行数字下变频处理，得到基带视频I/Q信号；最后，把步骤（2）中的基带视频I/Q信号作为改进的CORDIC算法的初始数据进行迭代运算，直至迭代结果满足精度要求，从该迭代结果中提取出模拟输入信号的相位信息。本发明解决了在输入正交信号模值较小的情况下，鉴相结果误差大，鉴相精确度低的问题。
【专利说明】基于改进的CORDIC算法的数字鉴相方法及装置
【技术领域】
[0001]本发明属于数字信号处理领域，特别涉及了基于改进的CORDIC算法的数字鉴相方法及装置。
【背景技术】
[0002]在传统的模拟鉴相电路中，由于模拟器件的频率特性一般会随着温度等环境因素的改变而变化，而且当电路中模拟器件较多时，鉴相的精确度以及电路工作的可靠性都得不到保证。随着数字采样技术的发展以及数字处理器件的广泛使用，对采样后的数字信号进行数字鉴相成为可能，数字电路运行的可靠性受温度等环境因素的影响比较小，应用合适的算法能够提高鉴相的精确度。
[0003]在数字接收系统中，对模拟输入信号s (t)进行AD转换得到数字信号s (η)，数字信号传送到数字处理器件(如FPGA)中去进行处理，对采样得到的数字信号经过数字下变频处理，得到基带视频I/Q信号，在I/Q信号中包含了接收信号的幅度和相位信息。设接收信号的基带信号为sB(n)，\(/?) =它的同相分量信号I (η)和正交分量信号Q(n)
可表不为:
[0004]
【权利要求】
1.一种基于改进的CORDIC算法的数字鉴相装置，其特征在于:包括依次连接的η级模块，η为改进的CORDIC算法的迭代次数且n ≥1 ;各级模块结构相同，均具有3个输入端和3个输出端，前一级模块的3个输入端对应连接后一级模块的3个输出端，且各级模块均包括第一~三寄存器、第一~三加法器、第一移位器、第二移位器和一个旋转角度存储器，其中，第一~三寄存器的输入端分别作为该级模块的第一~三输入端，第一~三加法器的输出端分别作为该级模块的第一~三输出端，且第一寄存器的输出端分别连接第一加法器的第一输入端和第二加法器的第二输入端，第二寄存器的输出端经由第一移位器连接第一加法器的第二输入端，所述第二寄存器的输出端还经由第二移位器连接第二加法器的第一输入端，第三寄存器的输出端及旋转角度存储器的输出端分别对应连接第三加法器的第一、二输入端；所述第一级模块的第一~三输入端用于分别对应输入基带视频I/Q信号的初始状态I (n)、Q(n)、0,而第η级模块的第一~三输出端分别用于输出迭代结果χη, Δ yn, zn,第m级模块中的第一移位器执行右移2 (m-1)-1位操作，其第二移位器执行左移I位操作，其中，m = I, 2, 3,…，n-Ι。
2.基于权利要求1所述的基于改进的CORDIC算法的数字鉴相装置的数字鉴相方法，包含以下步骤: (1)将模拟输入信号进行模数转换，得到对应的采样数字信号； (2)将采样数字信号进行数字下变频处理，得到基带视频I/Q信号sB(η)，从而获取其同相分量信号Ι(η)和正交分量信号Q(n);其特征在于:还包括步骤(3):分别定义
，ε ο = π /4，并将(xQ，Δ y0, zQ)、δ ε 分别作为改进的 CORDIC算法的初始状态、初始旋转方向、初始旋转角度进行迭代运算，直至迭代结果满足精度要求，从该迭代结果中提取出模拟输入信号的相位信息；所述改进的CORDIC算法为:
上式中，i = 0，1，2，3...,当i≥I时，(Xi, Ayi, Zi)为第i级旋转输出的空间向量，δ j 为第i级旋转方向且在
，ε i为第i级旋转角度且ε i = arctan (2-1)。
【文档编号】H04L27/34GK104135457SQ201410361705
【公开日】2014年11月5日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】高杨, 蒋德富, 徐玉超 申请人:河海大学