一种数字麦克电路的制作方法
【专利摘要】本发明公开了一种数字麦克电路，其包括第一数字麦克、第二数字麦克、音频编解码器以及下拉电阻，所述第一数字麦克具有第一数据端，所述第二数字麦克具有第二数据端，所述音频编解码器具有数据输入端，所述第一数据端、第二数据端以及所述下拉电阻并联接入所述数据输入端。本发明能够解决现有技术中数字麦克电路中包括多个数字麦克不能有效检测出损坏数字麦克的问题。
【专利说明】一种数字麦克电路
【技术领域】
[0001]本发明涉及数字电路【技术领域】，具体而言涉及一种数字麦克电路。
【背景技术】
[0002]随着射频技术与天线技术的发展，手机终端要求的频带越来越多，手机天线的布局也更趋于多样化。其中，在很多手机项目中，为了保证天线的性能，也就不可避免的把天线位置放在麦克(MIC)附近，这样，天线就会对MIC本体和MIC电路造成干扰。例如，当GSM900频段的时候，会产生TDD Noise，俗称电流音。
[0003]为了归避这个问题，现在渐渐采用数字MIC，数字MIC具体很强的抗干扰能力，从而减少了一些高频信号对MIC的干扰。针对多MIC的设计，目前数字MIC的接法有2种方式:一种方式为和MIC_2共用一组时钟和总线，接在编译码器(CODEC)端。另一种方式为MIC_1和MIC_2各自的时钟和数据线，分别接在CODEC端的2个接口上。由于第一种方式可以节省一个PDM(产品数据管理)接口，目前是业界的主流接法，一些平台供应商参考设计均采用此接法。
[0004]但是，当采用第一种接法的数字MIC，当双数字MIC并在一根总线上的时候，一旦有一颗MIC坏掉了，送到CODEC端的2个MIC的信号将一致。这样会带来如下问题:首先，在工厂模式下，无法进行MIC功能性检测。如:有一个MIC在贴装的时候存在问题，无法正常工作，但在工厂模式下，测试时这个坏掉的MIC是有声音的，因为这样的接法直接会导致坏掉的MIC会直接复制正常MIC的信号。导致2个MIC的信号一模一样，必然会导致双MIC消噪算法失效，主MIC的信号与辅助MIC的信号一致，而把真实的声音消掉。
[0005]因此，提供能够正确的检测多MIC的数字MIC电路，是本领域亟待解决的技术问题。
【发明内容】
[0006]本发明提供一种数字麦克电路，以解决现有技术中数字麦克电路中包括多个数字麦克不能有效检测出损坏数字麦克的问题。
[0007]—种数字麦克电路，其包括第一数字麦克、第二数字麦克、音频编解码器以及下拉电阻，所述第一数字麦克具有第一数据端，所述第二数字麦克具有第二数据端，所述音频编解码器具有数据输入端，所述第一数据端、第二数据端以及所述下拉电阻并联接入所述数据输入端。
[0008]其中，所述第一数字麦克包括第一时钟端，所述第二数字麦克包括第二时钟端，所述音频编解码器包括时钟输出端，所述第一时钟端和第二时钟端通过并联的方式接入所述时钟输出端。
[0009]其中，所述第一数字麦克包括第一电压端，所述第二数字麦克包括第二电压端，所述第一电压端和第二电压端通过并联的方式接入电压电路。
[0010]其中，所述第一数字麦克包括第一片选端，所述第二数字麦克包括第二片选端，所述第一片选端连接于所述电压电路，所述第二片选端接地。
[0011]其中，所述第一数字麦克包括第一接地端，所述第二数字麦克包括第二接地端，所述第一接地端和所述第二接地端均接地。
[0012]其中，所述下拉电阻的阻值范围为3000欧姆至4000欧姆。
[0013]其中，所述下拉电阻的阻值为3300欧姆。
[0014]本技术方案提供的数字麦克电路，通过将多个数字麦克并联接入音频编解码器，并在音频编解码器的数据输入端接入一个下拉电阻。在进行检测时，能够有效的检测出其中的一个数字麦克是否损坏。解决了现有技术中，当其中一个数字麦克损坏不能被检出的问题。
【专利附图】
【附图说明】
[0015]图1是本发明实施方式提供的数字麦克电路的电路图；
[0016]图2是没有安装有下拉电阻的数字麦克电路的电路图；
[0017]图3是图2的数字麦克电路其中第一数字麦克损坏时输出的数据谱图；
[0018]图4是图1的数字麦克电路其中第一数字麦克损坏时输出的数据谱图.
【具体实施方式】
[0019]为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。
[0020]请参阅图1，本技术方案的实施方式提供一种数字麦克电路100，所述数字麦克电路包括第一数字麦克110、第二数字麦克120、音频编解码器130及下拉电阻140，所述第一数字麦克110和第二数字麦克120并联的方式连接于音频编解码器130。
[0021]第一数字麦克(MIC_1)110包括第一电压端111(VDD_1)、第一时钟端112(CLK_1)、第一数据端(DATA_1)113、第一片选端(L/R_l)114以及第一接地端(GND_1)115。
[0022]所述第二数字麦克(MIC_2) 120包括第二电压端121 (VDD_2)、第二时钟端(CLK_2) 122、第二数据端(DATA_2) 123、第二片选端(L/R_2) 124以及第二接地端(GND_2)125。
[0023]所述音频编解码器(CODEC) 130包括时钟输出端(CLK-0UTPUT) 131和数据输入端(DATA-1NPUT)132。
[0024]所述第一电压端111和第二电压端112并联的方式连接于电压电路。所述第一时钟端112和第二时钟端122采用并联的方式连接于所述时钟输出端131，从而使得第一数字麦克110和第二数字麦克120采用相同的时钟。所述第一数据端(DATA_1)113和第二数据端123采用并联的方式连接于数据输入端132，使得第一数据端113的数据信号和第二数据端123的数据信号可以传送至音频编解码器130。所述第一接地端115与第二接地端125均接地。所述第一片选端114与电压电路连接。所述第二片选端124接地。
[0025]所述下拉电阻140的一端连接于所述数据输入端132，另一端接地。所述下拉电阻140的阻值可以为3000欧姆至4000欧姆，优选为3100欧姆至3500欧姆。本实施方式中，所述下拉电阻140的阻值为3300欧姆。
[0026]请参阅图2，如果数字麦克电路中没有连接有下拉电阻140时，当第一数字麦克110损坏不能正常工作时，进行测试时的图谱如图3所示。请参阅图3，当时钟的上升沿来的时候，第一片选端114接高电平，第一数字麦克110将数据送到数据输入端132，当时钟下降沿来的时候，第二片选端接低电平，第二数字麦克120将数据部到DATA部线。当第一数字麦克110损坏时，输出的数据线上只有在时钟的下升沿的时候发生变化。即:当下降沿的时候，由于第一数字麦克110损坏,无输据输出，而此时第二数字麦克120为高阻态,这样第一数字麦克110直接沿用之前第二数字麦克120数据，检测得到的第一数字麦克110和第二数字麦克120的数据是一样的，导致在软件上也是没有办法区分第一数字麦克110和第二数字麦克120。
[0027]请参阅图1，本技术方案提供的数字麦克电路100，其连接有下拉电阻140。当第一数字麦克110损坏不能正常工作时，进行测试时的图谱如图4所示。请参阅图4，数据输入端132的数据无论是在时钟的上升沿和下降沿，均可以发生变化，且从波形发现，当上升沿来的时候，一直都是低电平，可以推测出第一数字麦克110 —定没有信号输出，存在异常。通过在数据输入端132接入下拉下拉电阻140，当第一数字麦克110坏掉的时候，其不会输出有效电平，当时钟来到下降沿的时候，将不会再复制第二数字麦克120的第二数据端122输出的数据，而直接在下拉电阻140的作用下，将低电平送到数据输入端132。这样就有效的实现了第一数字麦克110和第二数字麦克120的区分与检测，工厂模式也就可以测试出坏掉了的数字麦克。DATA数据无论是在CLK的上升沿和下降沿，均可以发生变化，且从波形发现，当上升沿来的时候，一直都是低电平，可以推测出MIC_2 —定没有信号输出，存在异常。
[0028]当第一数字麦克110和第二数字麦克120正常的情况下，下拉电阻140会对高电平产生一定的影响，通过设置所述下拉电阻140的阻值可以为3000欧姆至4000欧姆，所述下拉电阻140不会影响第一数字麦克110和第二数字麦克120产生影响。
[0029]可以理解的是，所述数字麦克电路100包括的数字麦克的数量不限于两个，也可以为多个，如三个或者三个以上。多个所述麦克采用并联的方式连接于音频编解码器130。
[0030]本技术方案提供的数字麦克电路，通过将多个数字麦克并联接入音频编解码器，并在音频编解码器的数据输入端接入一个下拉电阻。在进行检测时，能够有效的检测出其中的一个数字麦克是否损坏。解决了现有技术中，当其中一个数字麦克损坏不能被检出的问题。
[0031]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种数字麦克电路，其包括第一数字麦克、第二数字麦克、音频编解码器以及下拉电阻，所述第一数字麦克具有第一数据端，所述第二数字麦克具有第二数据端，所述音频编解码器具有数据输入端，所述第一数据端、第二数据端以及所述下拉电阻并联接入所述数据输入端。
2.如权利要求1所述的数字麦克电路，其特征在于，所述第一数字麦克包括第一时钟端，所述第二数字麦克包括第二时钟端，所述音频编解码器包括时钟输出端，所述第一时钟端和第二时钟端通过并联的方式接入所述时钟输出端。
3.如权利要求1所述的数字麦克电路，其特征在于，所述第一数字麦克包括第一电压端，所述第二数字麦克包括第二电压端，所述第一电压端和第二电压端通过并联的方式接入电压电路。
4.如权利要求3所述的数字麦克电路，其特征在于，所述第一数字麦克包括第一片选端，所述第二数字麦克包括第二片选端，所述第一片选端连接于所述电压电路，所述第二片选端接地。
5.如权利要求1所述的数字麦克电路，其特征在于，所述第一数字麦克包括第一接地端，所述第二数字麦克包括第二接地端，所述第一接地端和所述第二接地端均接地。
6.如权利要求1所述的数字麦克电路，其特征在于，所述下拉电阻的阻值范围为3000欧姆至4000欧姆。
7.如权利要求1所述的数字麦克电路，其特征在于，所述下拉电阻的阻值为3300欧姆。
【文档编号】H04R3/00GK104320738SQ201410515206
【公开日】2015年1月28日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】向权 申请人:宇龙计算机通信科技(深圳)有限公司