一种基于龙芯1d的双模授时的时间同步系统及方法
【专利摘要】一种基于龙芯1D的双模授时的时间同步系统及方法，该系统包括带有天线的GPS/BD双模接收机，带有天线的GPS/BD双模接收机的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块相连接，铷原子钟的输出端和与门的输入端相连接，与门的输出端与复杂可编程逻辑器件CPLD的IO引脚相连接，复杂可编程逻辑器件CPLD的秒脉冲R1pps输出端与时刻顺序提取与确认模块相连接，铷原子钟的输入端与龙芯1D的输出端相连接，复杂可编程逻辑器件CPLD的输出端与龙芯1D的输入端相连接；本发明还提供该系统的时间同步方法；通过一片龙芯1D同时实现测量三路秒脉冲时间间隔和信号处理与铷钟控制，具有结构简单，成本低廉，时间同步精度高等优点。
【专利说明】-种基于龙芯1D的双模授时的时间同步系统及方法
【技术领域】
[0001] 本发明涉及时间同步【技术领域】，具体涉及一种基于龙芯ID的双模授时的时间同 步系统及方法。
【背景技术】
[0002] 时间是物理学的基本参量，也是物质存在的基本形式，时间的测量、时间信息的传 递与应用，对于我们的生活、国民经济的发展，特别是国防建设具有至关重要的意义。时间 同步就是使各地的时间在同一时刻具有相同的时间计量值。随着社会生产力和科学技术的 飞速发展，时间同步的应用也越来越广泛，一些特定领域对授时系统的时间同步精度要求 也越来越高。如在火箭发射、卫星跟踪、海洋测量、大地测量、飞机和船舶的导航、科学技术 研究、地震预报以及国防建设等领域，要求授时精度高达微秒甚至几十毫微秒。
[0003] 在时间同步系统中，目前广泛使用TDC-GP2芯片作为时间间隔测量芯片，再使用 其他类型的CPU实现计算和信号处理的功能，但TDC-GP2在使用的过程中有明确的使用规 贝丨J :start信号必须先于stopl，stop2信号到达。这样才能测量start信号和stopl，stop2 信号之间的时间间隔。在GPS/BD双模时间同步系统中，GPSlpps，BlDpps，Rlpps这三个秒 脉冲哪一个先到达是不确定的，这就使得基于GP2的时间间隔测量模块很难适用于GPS/BD 双模时间同步系统中，如果使用2片GP2芯片则会增加成本，并且系统的软硬件结构上也会 变得很复杂。
【发明内容】
[0004] 为了解决上述现有技术存在的问题，本发明的目的在于提供一种基于龙芯ID的 双模授时的时间同步系统及方法，通过一片龙芯ID同时实现测量三路秒脉冲时间间隔和 信号处理与铷钟控制功能，具有结构简单，成本低廉，时间同步精度高等优点。
[0005] 为达到以上目的，本发明采用如下技术方案：
[0006] 一种基于龙芯ID的双模授时的时间同步系统，包括带有天线的GPS/BD双模接收 机1，所述带有天线的GPS/BD双模接收机1的秒脉冲Glpps输出端和秒脉冲Blpps输出端 与时刻顺序提取与确认模块2相连接，铷原子钟4的输出端和与门5的输入端相连接，与门 5的输出端与复杂可编程逻辑器件CPLD6的IO引脚相连接，复杂可编程逻辑器件CPLD6的 秒脉冲Rlpps输出端与时刻顺序提取与确认模块2相连接，所述铷原子钟4的输入端与龙 芯1D3的输出端相连接，所述复杂可编程逻辑器件CPLD6的输出端与龙芯1D3的输入端相 连接；
[0007] 所述时刻顺序提取与确认模块2包括时刻顺序提取模块9和时刻顺序确认模块 10 ;所述复杂可编程逻辑器件CPLD6的秒脉冲Rlpps输出端与带有天线的GPS/BD双模接收 机1的秒脉冲Glpps输出端和秒脉冲Blpps输出端均与时刻顺序提取模块9的输入端相连 接，时刻顺序提取模块9的最先到达脉冲Flpps直接与龙芯1D3的start引脚相连接，时刻 顺序提取模块9的中间到达脉冲Mlpps和最后到达脉冲Llpps通过两个30ns延迟线7延 时后分别与龙芯1D3的stopl和stop2引脚相连接；所述时刻顺序确认模块10将秒脉冲 Rlpps、Glpps和Blpps与最先到达脉冲Flpps、中间到达脉冲Mlpps和最后到达脉冲Llpps 对应起来；
[0008] 所述时刻顺序提取模块9的内部连接结构为：秒脉冲Rlpps、Glpps和Blpps同时 与第一与门11的输入端相连接，第一与门11输出为最后到达的脉冲Llpps,秒脉冲Rlpps、 Glpps和Blpps同时与第一或门14的输入端相连接，第一或门14输出为最先到达脉冲 Flpps,秒脉冲Glpps和Blpps同时与异或门16的输入端相连接，异或门16的输出信号再 与秒脉冲Rlpps同时与第二与门12的输入端相连接，秒脉冲Glpps和Blpps同时与第三与 门13的输入端相连接，第二与门12的输出端和第三与门13的输出端同时与第二或门15 的输入端相连接，第二或门15输出为中间到达脉冲Mlpps ;
[0009] 所述时刻顺序确认模块10的内部连接结构为：秒脉冲Rlpps和Glpps与第三或门 20的输入端相连接，第三或门20的输出端与第一 3-8译码器23的AO引脚相连接，秒脉冲 Glpps和Blpps与第四或门21的输入端相连接，第四或门21的输出端与第一 3-8译码器 23的Al引脚相连接，秒脉冲Rlpps和Blpps与第五或门22的输入端相连接，第五或门22 的输出端与第一 3-8译码器23的A2引脚相连接，第一 3-8译码器23的Y0、Y1、Y2、Y3、Y4、 Υ5、Υ6和Υ7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第一 3-8译码 器23的使能引脚En与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程逻辑器 件CPLD6读取第一 3-8译码器23的Υ0、Υ1、Υ2、Υ3、Υ4、Υ5、Υ6和Υ7引脚的状态，通过查询 表1，就能够判断最先到达的脉冲是哪一个；秒脉冲Rlpps和Glpps与第四与门17的输入 端相连接，第四与门17的输出端与第二3-8译码器24的Α_0引脚相连接，秒脉冲Glpps和 Blpps与第五与门18的输入端相连接，第五与门18的输出端与第二3-8译码器24的A_1 引脚相连接，秒脉冲Rlpps和Blpps与第六与门19的输入端相连接，第六与门19的输出端 与第二3-8译码器24的A_2引脚相连接，第二3-8译码器24的Y_0、Y_l、Y_2、Y_3、Y_4、 Υ_5、Υ_6和Υ_7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第二3-8 译码器24的使能引脚En_&与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程 逻辑器件CPLD6读取第二3-8译码器24的Y_0、Y_l、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚 的状态，通过查询表2,就能够判断最后到达的脉冲是哪一个；确定了最先和最后到达的脉 冲，就能够确定三个脉冲到达的顺序了；所述复杂可编程逻辑器件CPLD6通过I/O引脚控制 第一 3-8译码器23和第二3-8译码器24的工作状态，在系统初始复位时，复杂可编程逻辑 器件CPLD6首先使能第一 3-8译码器23,当检测到有脉冲到达后，再使能第二3-8译码器 24；
[0010] 表1.时刻顺序确认模块确认最先到达脉冲真值表
[0011]
【权利要求】
1. 一种基于龙芯ID的双模授时的时间同步系统，其特征在于：包括带有天线的GPS/ BD双模接收机（1)，所述带有天线的GPS/BD双模接收机（1)的秒脉冲Glpps输出端和秒脉 冲Blpps输出端与时刻顺序提取与确认模块（2)相连接，铷原子钟（4)的输出端和与门（5) 的输入端相连接，与门（5)的输出端与复杂可编程逻辑器件CPLD(6)的IO引脚相连接，复 杂可编程逻辑器件CPUK6)的秒脉冲Rlpps输出端与时刻顺序提取与确认模块（2)相连 接，所述铷原子钟（4)的输入端与龙芯1D(3)的输出端相连接，所述复杂可编程逻辑器件 CPLD(6)的输出端与龙芯ID(3)的输入端相连接； 所述时刻顺序提取与确认模块（2)包括时刻顺序提取模块（9)和时刻顺序确认模块 (10);所述复杂可编程逻辑器件CPLD (6)的秒脉冲Rlpps输出端与带有天线的GPS/BD双模 接收机（1)的秒脉冲Glpps输出端和秒脉冲Blpps输出端均与时刻顺序提取模块（9)的输 入端相连接，时刻顺序提取模块（9)的最先到达脉冲Flpps直接与龙芯ID (3)的start引 脚相连接，时刻顺序提取模块（9)的中间到达脉冲Mlpps和最后到达脉冲Llpps通过两个 30ns延迟线（7)延时后分别与龙芯ID (3)的stopl和stop2引脚相连接；所述时刻顺序确 认模块（10)将秒脉冲Rlpps、Glpps和Blpps与最先到达脉冲Flpps、中间到达脉冲Mlpps 和最后到达脉冲Llpps对应起来； 所述时刻顺序提取模块（9)的内部连接结构为：秒脉冲Rlpps、Glpps和Blpps同时 与第一与门（11)的输入端相连接，第一与门（11)输出为最后到达的脉冲Llpps，秒脉冲 Rlpps、Glpps和Blpps同时与第一或门（14)的输入端相连接，第一或门（14)输出为最先到 达脉冲Flpps,秒脉冲Glpps和Blpps同时与异或门（16)的输入端相连接，异或门（16)的 输出信号再与秒脉冲Rlpps同时与第二与门（12)的输入端相连接，秒脉冲Glpps和Blpps 同时与第三与门（13)的输入端相连接，第二与门（12)的输出端和第三与门（13)的输出端 同时与第二或门（15)的输入端相连接，第二或门（15)输出为中间到达脉冲Mlpps; 所述时刻顺序确认模块（10)的内部连接结构为：秒脉冲Rlpps和Glpps与第三或门 (20)的输入端相连接，第三或门（20)的输出端与第一 3-8译码器（23)的AO引脚相连接， 秒脉冲Glpps和Blpps与第四或门（21)的输入端相连接，第四或门（21)的输出端与第一 3-8译码器（23)的Al引脚相连接，秒脉冲Rlpps和Blpps与第五或门（22)的输入端相 连接，第五或门（22)的输出端与第一 3-8译码器（23)的A2引脚相连接，第一 3-8译码器 (23)的￥0、￥1、￥2、￥3、￥4、￥5、￥6和￥7引脚分别与复杂可编程逻辑器件0?〇)(6)不同的1/ 〇引脚相连接，第一 3-8译码器（23)的使能引脚En与复杂可编程逻辑器件CPLD￠)的1/ 〇引脚相连接，复杂可编程逻辑器件CPLD(6)读取第一 3-8译码器（23)的Y0、Y1、Y2、Y3、 Υ4、Υ5、Υ6和Υ7引脚的状态，通过查询表1，就能够判断最先到达的脉冲是哪一个；秒脉冲 Rlpps和Glpps与第四与门（17)的输入端相连接，第四与门（17)的输出端与第二3-8译码 器（24)的Α_0引脚相连接，秒脉冲Glpps和Blpps与第五与门（18)的输入端相连接，第五 与门（18)的输出端与第二3-8译码器（24)的八_1引脚相连接，秒脉冲Rlpps和Blpps与第 六与门（19)的输入端相连接，第六与门（19)的输出端与第二3-8译码器（24)的八_2引脚 相连接，第二3-8译码器（24)的Υ_0、Y_l、Υ_2、Υ_3、Υ_4、Υ_5、Υ_6和Υ_7引脚分别与复杂 可编程逻辑器件CPLD(6)不同的I/O引脚相连接，第二3-8译码器（24)的使能引脚En_&与 复杂可编程逻辑器件CPLD (6)的I/O引脚相连接，复杂可编程逻辑器件CPLD (6)读取第二 3-8译码器（24)的Y_0、Y_l、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7弓丨脚的状态，通过查询表2,就 能够判断最后到达的脉冲是哪一个；确定了最先和最后到达的脉冲，就能够确定三个脉冲 到达的顺序了；所述复杂可编程逻辑器件CPLD (6)通过I/O引脚控制第一 3-8译码器（23) 和第二3-8译码器（24)的工作状态，在系统初始复位时，复杂可编程逻辑器件CPLD (6)首 先使能第一 3-8译码器（23)，当检测到有脉冲到达后，再使能第二3-8译码器（24); 表1.时刻顺序确认模块确认最先到达脉冲真值表
表2.时刻顺序确认模块确认最后到达脉冲真值表
所述龙芯1D(3)的引脚38和引脚39接入8Mhz时钟信号，引脚21和引脚22接入 32. 768Khz频率信号，龙芯ID (3)的uart 1通讯接口即引脚31和引脚32与铷原子钟⑷相 连接，用于控制铷原子钟（4)的频率，龙芯1D(3)的SPI通讯接口即引脚52、引脚53、引脚 54和引脚55与复杂可编程逻辑器件CPLD (6)的IO 口相连接，读取脉冲到达顺序，所述时刻 顺序提取模块（9)的秒脉冲Flpps连入龙芯1D(3)的start引脚即引脚37,龙芯1D(3)的 stopl和stop2引脚即引脚48和引脚51分别与两个30ns延迟线（7)的输出端相连接；所 述龙芯ID (3)的其它引脚均悬空。
2. 权利要求1所述的基于龙芯ID的双模授时的时间同步系统的时间同步方法，其特 征在于：所述铷原子钟（4)发出的正弦波信号经过与门（5)处理后得到频率相同的方波信 号，将此方波信号通过复杂可编程逻辑器件CPLD (6)分频之后输出秒脉冲Rlpps，同时带有 天线的GPS/BD双模接收机（1)输出秒脉冲Glpps和Blpps，作为调节铷钟时间的基准时间， 将秒脉冲Rlpps与秒脉冲Glpps和Blpps同时接入时刻顺序提取与确认模块（2)，通过时刻 顺序提取与确认模块（2)的时刻顺序提取模块（9)将三路秒脉冲按到达时间先后排序为最 先到达脉冲Flpps、中间到达脉冲Mlpps和最后到达脉冲Llpps,通过时刻顺序提取与确认 模块（2)的时刻顺序确认模块（10)确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲 是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块（9)输出最先到达 脉冲Flpps至龙芯ID (3)的start引脚，时刻顺序提取模块（9)输出的中间到达脉冲Mlpps 和最后到达脉冲Llpps经过两个30ns延迟线（7)延迟后分别到达龙芯ID(3)的stopl和 stop2引脚，时刻顺序确认模块（10)输出的时刻序列通过复杂可编程逻辑器件CPLD(6) 后由龙芯ID (3)提取，用于后续的频率控制；龙芯ID (3)测量三个秒脉冲Rlpps、Glpps和 Blpps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时 间差，龙芯1D(3)得到原子钟相对于基准时间的漂移速度和时间差后，再利用经典的控制 算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟（4)，对 铷原子钟（4)进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。
3. 根据权利要求2所述的时间同步方法，其特征在于：所述龙芯1D(3)利用读取到的 时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下： AT= ( Δ Tg+ Δ Tb) /2 Af^KeAfu +KiM] 其中：Λ T是原子钟的秒脉冲Rlpps相对于基准时间的时间差，Af是原子钟的秒脉冲 Rlpps相对于基准时间的漂移速度，Δ Te是原子钟的秒脉冲Rlpps相对于GPS秒脉冲Glpps 的时间差，Λ Tb是原子钟的秒脉冲Rlpps相对于BD秒脉冲Blpps的时间差，Δ?6是原子钟 的秒脉冲Rlpps相对于GPS秒脉冲Glpps漂移速度，ΔΓ,是原子钟的秒脉冲Rlpps相对于 BD秒脉冲Blpps漂移速度，Λ Te，Λ ΤΒ，ΔΓ〗，Afl通过最小二乘法获得； Ke是融合比例系数：
* Kb是融合比例系娄
《是GPS秒脉冲Glpps相对于Rlpps秒脉冲信号的方差，（?2是BD秒脉冲相对于Rlpps 秒脉冲信号的方差。
【文档编号】H04L7/00GK104393975SQ201410623409
【公开日】2015年3月4日 申请日期:2014年11月6日 优先权日:2014年11月6日
【发明者】孙剑, 徐飞, 董志强 申请人:西安交通大学, 山东远洋电子技术有限公司