一种新型的高速串行接口发射的制造方法
【专利摘要】一种新型的高速串行接口发射机，包括合路器和电压模驱动器，同时还包括前馈均衡器和反馈均衡器，所述前馈均衡器集成于电压模驱动器中，输入端连接合路器输出的高速码流串行数据，并能对输出阻抗和均衡系数进行独立调节，所述反馈均衡器包括均连接在电压模驱动器输出端的低通滤波器和跨导级电路，其中所述低通滤波器对电压模驱动器输出的高速数据码流的低频成分进行提取，所述跨导级同时连接所述低通滤波器输出，其将所述低通滤波器的输出电压转化为电流，并将该电流与所述电压模驱动器的输出电流进行求和，本发明采用了前馈均衡与反馈均衡结合，使得趋肤效应衰减和介质损耗衰减分别通过反馈和前馈进行补偿，同时得到均衡，并大大减小了发射机的功耗。
【专利说明】一种新型的高速串行接口发射机
【技术领域】
[0001]本发明属于电路设计和数据传输【技术领域】，特别涉及一种新型的高速串行接口发射机。
【背景技术】
[0002]高速串行接口收发机广泛应用于有线数据传输。发射机将多路并行数据合路后发送到传输信道上。接收机从传输信道上接收信号并分路，以供后面的电路继续处理。
[0003]近年来高速串口收发机传输的数据率不断上升，目前商用的高速串行接口数据率已能达到28Gbps。逐渐提升的数据码率对高速串行接口发射机的设计提出了诸多的挑战。其中，较为严重的挑战是高传输码率的数据流在信道中的传输受到了严重的高频衰减。这些高频衰减主要来自于两个方面，分别是介质损耗和趋肤效应。由介质损耗导致的高频衰减可以使用传统的均衡器进行补偿，例如前馈均衡器(FFE)。然而，由趋肤效应导致的衰减无法用FFE等传统的均衡方法进行补偿。这是由于由趋肤效应导致的衰减通常在较低的频率就开始产生影响，这个频率与具体的信道特性有关，通常是数十兆赫兹。同时，由趋肤效应引起的衰减在低频处有非常缓的斜率，通常小于4dB/dec。而FFE仅能在其零点频率之上提供较陡的20dB/dec的衰减补偿。因此由趋肤效应引起的衰减需要进行额外的均衡。
[0004]此外，随着码率的提升，发射机的功耗逐渐提升。通常发射机的驱动器会消耗大量功耗。电流模的驱动器和电压模的驱动器常作为线驱动器用于发射机中。电流模驱动器具有阻抗易控制，均衡容易实现，阻抗及均衡系数独立调节等优点，但是消耗的功耗较大。电压模的驱动器的功耗较低。在输出电压幅度一致的情况下，电压模的驱动器功耗远远低于电流模驱动器。然而，电压模的驱动器具有阻抗匹配和均衡系数不易独立调节的缺点。
【发明内容】
[0005]为了克服上述现有技术的缺点，本发明的目的在于提供一种新型的高速串行接口发射机，该发射机均衡器采用了前馈均衡与反馈均衡结合，电流模驱动器与电压模驱动器结合的结构，使得趋肤效应衰减和介质损耗衰减可以分别通过反馈和前馈进行补偿，同时得到均衡；同时，采用电压模和电流模驱动器结合的结构，大大减小了发射机的功耗。
[0006]为了实现上述目的，本发明采用的技术方案是:
[0007]—种新型的高速串行接口发射机，包括合路器和电压模驱动器，同时还包括前馈均衡器和反馈均衡器，所述前馈均衡器集成于电压模驱动器中，输入端连接合路器输出的高速码流串行数据，并能对输出阻抗和均衡系数进行独立调节，所述反馈均衡器包括均连接在电压模驱动器输出端的低通滤波器和跨导级电路，其中所述低通滤波器对电压模驱动器输出的高速数据码流的低频成分进行提取，所述跨导级同时连接所述低通滤波器输出，其将所述低通滤波器的输出电压转化为电流，并将该电流与所述电压模驱动器的输出电流进行求和。
[0008]所述合路器将多路低速的并行数据合路为多路高速差分码流MAINP/MAINN与POSTP/POSTN，其中 POSTP/POSTN 由 MAINP/MAINN 延时一个数据码元宽度得到，MAINP/MAINN与POSTP/POSTN分别作为两抽头前馈均衡器的两个输入。
[0009]所述合路器连接有一个用于产生合路器中各级合路所需要时钟信号的时钟产生模块。
[0010]优选地，所述电压模驱动器由22个驱动器单元组成，其中，其中15个驱动器单元的数据输入连接到MAINP/MAINN，另7个驱动器单元的数据输入连接到P0STP/P0STN，连接MAINP/MAINN的驱动器单元的正相输出与连接POSTP/POSTN的驱动器单元的反相输出相连，连接MAINP/MAINN的驱动器单元的反相输出与连接POSTP/POSTN的驱动器单元的正相输出相连，从而构成一个两抽头的前馈均衡器，每个驱动器单元的输入控制字UP_RES〈0: 3>，DN_RES〈0: 3>分别调节每个驱动器单元的上拉和下拉电阻，SLICE_EN_MAIN<0: 3>和SLICE_EN_P0ST〈0:2>控制各个驱动器单元的开关进而控制前馈均衡装置的均衡系数。所述22个驱动器单元中有15个处于工作状态，每个驱动器单元的输出阻抗均为750欧姆，当打开一个连接着MAINP/MAINN的单元则关闭一个连着POSTP/POSTN的单元，保持输出阻抗不变的情况下完成对均衡系数的调节。
[0011]所述每个驱动器单元由两个输出阻抗可调节反相器构成，驱动器单元的数据输入是一对CMOS逻辑的差分信号，驱动器单元的输出阻抗调节通过配置并联晶体管尺寸来实现，并联晶体管的尺寸由4bit 二进制码UP_RES〈0:3>和DN_RES〈0:3>进行控制，进而分别调节驱动器单元的上拉和下拉阻抗，SLICE_EN控制着驱动器单元的工作状态，当SLICE_EN控制驱动器单元处于关断状态时，其输出阻抗近似为无穷大。
[0012]所述低通滤波器截至频率可配置，其具体数值在1MHz到IGHz之间，由具体信道而定。所述低通滤波器为有源低通滤波器，该滤波器基于PMOS管输入的电流模逻辑放大器结构，且通过对开关电容阵列进行配置进而对输出负载电容进行配置来实现对其截止频率的调节，并利用源简并电阻Rdeg来提高该低通滤波器的线性度。
[0013]所述跨导级基于电流舵的结构，包括第一 MOS管、第二 MOS管和第三MOS管，第一MOS管的栅极和第二 MOS管的栅极分别接所述低通滤波器差分输出的两端，第一 MOS管的漏极和第二 MOS管的漏极分别接所述电压模驱动器的差分输出的两端，第三MOS管作为电流源，其漏极连接第一 MOS管的源极和第二 MOS管的源极。
[0014]与现有技术相比，本发明提出的发射机采用了前馈均衡与反馈均衡结合，电流模驱动器与电压模驱动器结合的结构，可以对趋肤效应衰减和介质损耗衰减同时进行均衡补偿并降低了发射机功耗。同时，利用电压模驱动器，可以对阻抗匹配和均衡系数进行独立调节。
【专利附图】
【附图说明】
[0015]图1是提出的发射机结构示意图。
[0016]图2是一种前馈均衡实现的示意图。
[0017]图3是图2中驱动器单元的电路示意图。
[0018]图4是图1中低通滤波器和跨导级装置的一种可能电路实施例。
【具体实施方式】
[0019]下面结合附图与实施例，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
[0020]如图1所示，一种新型的高速串行接口发射机，包括合路器，时钟产生模块，电压模驱动器，低通滤波器，跨导级等。其中合路器负责将多路低速的并行数据合路为两路差分的高速串行数据:MAINP/MAINN 与 POSTP/POSTN。其中 POSTP/POSTN 是通过将 MAINP/MAINN延时一个数据码元宽度得到的。时钟产生模块负责产生合路器中各级合路所需要的时钟信号。应当说明的是，为了实现更多抽头的前馈均衡，这里合路器可以输出更多路的高速码流。合路器与时钟产生电路是高速串行接口发射机中的常用电路，可通过多种方式实现，在此不作具体说明。
[0021]电压模驱动器集成了一个前馈均衡器，可以对阻抗匹配和均衡系数进行独立调节，MAINP/MAINN，POSTP/POSTN将用作前馈均衡器两个抽头的输入，前馈均衡器主要补偿介质损耗引起的衰减。发射机包含了一个低通滤波器用于对输出高速数据码流的低频成分进行提取。低通滤波器的截止频率可以针对不同信道特信进行配置。其截至频率通常较低，可以在1MHz到IGHz之间进行配置。低通滤波器对电压模驱动器输出的高速数据码流的低频成分进行提取，跨导级将低通滤波器输出的电压转化为电流并与电压模驱动器的输出电流进行求和。由于低通滤波器的存在，跨导级输出的电流只有低频成分。这部分低频成分从最终输出数据流中减去，从而相对提高了数据流的高频成分，从而均衡了由趋肤效应引起的衰减。
[0022]图2是一种可实现两抽头前馈均衡的电压模驱动器的原理框图。该驱动器包含22个驱动器单元，也可以包含更多的驱动器单元。其中15个驱动器单元连接到MAINP/MAINN，另7个驱动器单元连接到POSTP/POSTN。应当说明的是，驱动器单元的个数应该随均衡的精度以及均衡器的抽头数改变，图中标示的驱动器单元个数只是作为范例。
[0023]连接MAINP/MAINN的驱动器单元的正相输出与连接POSTP/POSTN的驱动器单元的反相输出相连，连接MAINP/MAINN的驱动器单元的反相输出与连接POSTP/POSTN的驱动器单元的正相输出相连。它们的连接构成一个两抽头的前馈均衡器。驱动器单元的控制字输入UP_RES〈0:3>，DN_RES<0:3>分别调节每个驱动器单元的上拉和下拉电阻。SLICE_EN_MAIN<0:3>和SLICE_EN_P0ST〈0:2>控制各个驱动器单元的开关进而控制前馈均衡的均衡系数。以图2为例，在具体工作中，一共有15个驱动器单元处于工作状态，每个驱动器单元的输出阻抗都是750欧姆。当打开一个连接着MAINP/MAINN的单元则关闭一个连着POSTP/POSTN的单元，保持输出阻抗不变的情况下完成对均衡系数的调节。
[0024]图3是图2中所示的驱动器单元的一种可能实现，由两个输出阻抗可调节反相器构成。它的数据输入是一对CMOS逻辑的差分信号。驱动器单元的输出阻抗调节是通过配置并联晶体管尺寸来实现。并联晶体管的尺寸由4bit二进制码UP_RES〈0:3>和DN_RES〈0:3>进行控制，进而分别调节驱动器单元的上拉和下拉阻抗。SLICE_EN控制着驱动器单元的工作状态，当SLICE_EN控制驱动器单元处于关断状态时，其输出阻抗近似为无穷大。
[0025]图4是图1中所示的低通滤波器及跨导级的一种电路实现。该低通滤波器是一个有源低通滤波器，并且是基于PMOS管输入的电流模逻辑放大器结构。该低通滤波器截止频率的调节是通过对C〈0>，C〈l>，..C〈5>进行配置进而对输出负载电容进行配置来实现的，其具体数值在1MHz到IGHz之间，由具体信道而定。一个源简并电阻Rdeg用来提高该低通滤波器的线性度。跨导级的输出连接着电压模驱动器的输出，它将低通滤波器的输出电压转化为电流并与电压模驱动器的输出电流进行求和，完成对低频损耗的均衡补偿。在电路实现上，该跨导级可基于电流舵的结构，包括第一 MOS管、第二 MOS管和第三MOS管，第一MOS管的栅极和第二 MOS管的栅极分别接所述低通滤波器的差分输出的两端，第一 MOS管的漏极和第二 MOS管的漏极分别接所述电压模驱动器的差分输出的两端，第三MOS管作为电流源，其漏极连接第一 MOS管的源极和第二 MOS管的源极。
[0026]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种新型的高速串行接口发射机，包括合路器和电压模驱动器，其特征在于，同时包括前馈均衡器和反馈均衡器，所述前馈均衡器集成于电压模驱动器中，输入端连接合路器输出的高速码流串行数据，并能对输出阻抗和均衡系数进行独立调节，所述反馈均衡器包括均连接在电压模驱动器输出端的低通滤波器和跨导级电路，其中所述低通滤波器对电压模驱动器输出的高速数据码流的低频成分进行提取，所述跨导级同时连接所述低通滤波器输出，其将所述低通滤波器的输出电压转化为电流，并将该电流与所述电压模驱动器的输出电流进行求和。
2.根据权利要求1所述新型的高速串行接口发射机，其特征在于，所述合路器将多路低速的并行数据合路为多路高速差分码流MAINP/MAINN与POSTP/POSTN，其中POSTP/POSTN由MAINP/MAINN延时一个数据码元宽度得到，MAINP/MAINN与POSTP/POSTN分别作为两抽头前馈均衡器的两个输入。
3.根据权利要求1或2所述新型的高速串行接口发射机，其特征在于，所述合路器连接有一个用于产生合路器中各级合路所需要时钟信号的时钟产生模块。
4.根据权利要求2所述新型的高速串行接口发射机，其特征在于，所述电压模驱动器由22个驱动器单元组成，其中，其中15个驱动器单元的数据输入连接到MAINP/MAINN，另7个驱动器单元的数据输入连接到POSTP/POSTN，连接MAINP/MAINN的驱动器单元的正相输出与连接POSTP/POSTN的驱动器单元的反相输出相连，连接MAINP/MAINN的驱动器单元的反相输出与连接POSTP/POSTN的驱动器单元的正相输出相连，从而构成一个两抽头的前馈均衡器，每个驱动器单元的输入控制字UP_RES〈0:3>，DN_RES<0:3>分别调节每个驱动器单元的上拉和下拉电阻，SLICE_EN_MAIN<0:3>和SLICE_EN_P0ST〈0: 2>控制各个驱动器单元的开关进而控制前馈均衡器的均衡系数。
5.根据权利要求4所述新型的高速串行接口发射机，其特征在于，所述22个驱动器单元中有15个处于工作状态，每个驱动器单元的输出阻抗均为750欧姆，当打开一个连接着MAINP/MAINN的单元则关闭一个连着POSTP/POSTN的单元，保持输出阻抗不变的情况下完成对均衡系数的调节。
6.根据权利要求4或5所述新型的高速串行接口发射机，其特征在于，所述每个驱动器单元由两个输出阻抗可调节反相器构成，驱动器单元的数据输入是一对CMOS逻辑的差分信号，驱动器单元的输出阻抗调节通过配置并联晶体管尺寸来实现，并联晶体管的尺寸由4bit 二进制码UP_RES〈0:3>和DN_RES〈0:3>进行控制，进而分别调节驱动器单元的上拉和下拉阻抗，SLICE_EN控制着驱动器单元的工作状态，当SLICE_EN控制驱动器单元处于关断状态时，其输出阻抗近似为无穷大。
7.根据权利要求1所述新型的高速串行接口发射机，其特征在于，所述低通滤波器截至频率可配置，其具体数值在1MHz到IGHz之间，由具体信道而定。
8.根据权利要求1或7所述新型的高速串行接口发射机，其特征在于，所述低通滤波器为有源低通滤波器，该滤波器基于PMOS管输入的电流模逻辑放大器结构，其截止频率的调节是通过对开关电容阵列进行配置进而对输出负载电容进行配置来实现的，并利用源简并电阻Rdeg来提高该低通滤波器的线性度。
9.根据权利要求8所述新型的高速串行接口发射机，其特征在于，所述跨导级基于电流舵的结构，包括第一 MOS管、第二 MOS管和第三MOS管，第一 MOS管的栅极和第二 MOS管的栅极分别接所述低通滤波器差分输出的两端，第一 MOS管的漏极和第二 MOS管的漏极分别接所述电压模驱动器的差分输出的两端，第三MOS管作为电流源，其漏极连接第一 MOS管的源极和第二 MOS管的源极。
【文档编号】H04L25/03GK104333524SQ201410641518
【公开日】2015年2月4日 申请日期:2014年11月13日 优先权日:2014年11月13日
【发明者】黄柯, 王自强, 郑旭强, 张春, 王志华 申请人:清华大学