一种降低误检率的方法及装置与流程

本发明涉及解码技术领域，具体涉及一种降低误检率的方法及装置。

背景技术：

编解码系统为通讯领域的一个重要系统。其中，卷积码编解码系统因其解码率较高而备受青睐。图1为现有的卷积码编解码系统的组成示意图；如图1所示，发送端的编码器为卷积(CC，Convolutional Coding)编码器，接收端的解码器为维特比Viterbi解码器。为验证接收端解码的准确率，在发送端的卷积编码之前设置了CRC验证码，当接收端的解调器及Viterbi解码器完成码块的解码之后，对解码出的码块进行循环冗余(CRC，Cyclic Redundancy Check)校验，校验通过时接收端认为码块的解码正确。但是，上述方法在理论上存在有一定的误检率，即存在有能够通过CRC校验而实际上为解码错误的码块。为降低误检率的发生，目前多采用加长CRC验证码长度M的方法，但是加大长度M必然导致编解码效率的降低，可行性不足。

技术实现要素：

为解决现有存在的技术问题，本发明实施例在于提供一种降低误检率的方法及装置，能够有效降低误检率，且不会影响编解码效率，可行性较佳。

本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种降低误检率的方法，所述方法包括：

获取经解码的当前码块的所有比特的对数似然比及所述当前码块的循环冗余校验CRC校验结果；

获取当前码块的保留路径的对数似然比；

依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果；

依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块。

上述方案中，所述依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果，包括：

计算每个比特的对数似然比的绝对值；

对所有比特的对数似然比的绝对值进行累加，得到一累加值；

依据所述累加值及保留路径的对数似然比，得到当前码块的置信度函数；

对置信度函数进行门限判决，得到所述置信度判决结果。

上述方案中，所述依据所述累加值及保留路径的对数似然比，得到当前码块的置信度函数，包括：

计算所述保留路径的对数似然比的绝对值；

计算所述保留路径的对数似然比的绝对值与所述累加值的商；

确定计算得到的商为当前码块的置信度函数。

上述方案中，所述对置信度函数进行门限判决，得到所述置信度判决结果，包括：

当判断为所述置信度函数大于等于预设的门限阈值时，确定当前码块的置信度判决结果为真；

当判断为所述置信度函数未大于等于预设的门限阈值时，确定当前码块的置信度判决结果为假。

上述方案中，所述依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块，包括：

判断为当前码块的置信度判决结果与CRC校验结果均为真时，确定当前码块为解码正确的码块；

判断为当前码块的置信度判决结果与CRC校验结果中有一个结果不为真时，确定当前码块为解码不正确的码块。

上述方案中，所述方法还包括：

当经盲检测而得到至少两个所述当前码块、与每一当前码块对应的置信度判决结果及CRC校验结果时，

确定每一个置信度判决结果及CRC校验结果均为真时，确定与最高置信度值对应的当前码块为解码正确的码块。

本发明实施例还提供了一种降低误检率的装置，所述装置包括：

第一获取单元，用于获取经解码的当前码块的所有比特的对数似然比及所述当前码块的CRC校验结果；

第二获取单元，用于获取当前码块的保留路径的对数似然比；

第一获得单元，用于依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果；

第一确定单元，用于依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块。

上述方案中，所述第一获得单元，还用于：

计算每个比特的对数似然比的绝对值；

对所有比特的对数似然比的绝对值进行累加，得到一累加值；

依据所述累加值及保留路径的对数似然比，得到当前码块的置信度函数；

对置信度函数进行门限判决，得到所述置信度判决结果。

上述方案中，所述第一获得单元，还用于：

计算所述保留路径的对数似然比的绝对值；

计算所述保留路径的对数似然比的绝对值与所述累加值的商；

确定计算得到的商为当前码块的置信度函数。

上述方案中，所述第一获得单元，还用于：

当判断为所述置信度函数大于等于预设的门限阈值时，确定当前码块的置信度判决结果为真；

当判断为所述置信度函数未大于等于预设的门限阈值时，确定当前码块的置信度判决结果为假。

上述方案中，所述第一确定单元，还用于：

判断为当前码块的置信度判决结果与CRC校验结果均为真时，确定当前码块为解码正确的码块；

判断为当前码块的置信度判决结果与CRC校验结果中有一个结果不为真时，确定当前码块为解码不正确的码块。

上述方案中，所述第一确定单元，还用于：

当经盲检测而得到至少两个所述当前码块、与每一当前码块对应的置信度判决结果及CRC校验结果时，

确定每一个置信度判决结果及CRC校验结果均为真时，确定与最高置信度值对应的当前码块为解码正确的码块。

本发明实施例提供的降低误检率的方法及装置，其中，所述方法包括：获取经解码的当前码块的所有比特的对数似然比及所述当前码块的循环冗余校验CRC校验结果；获取当前码块的保留路径的对数似然比；依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果；依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块。利用本发明实施例，能够有效降低误检率，且不会影响编解码效率，可行性较佳。

附图说明

图1为现有的卷积码编解码系统的组成示意图；

图2为本发明实施例提供的降低误检率方法的实现流程示意图；

图3为本发明实施例提供的卷积码编解码系统的组成示意图；

图4为本发明实施例提供的降低误检率装置的组成示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行详细说明，应当理解，以下所说明的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

在通讯领域中，当CRC验证码的长度为M时，误检测率为本发明实施例提供的技术方案可在不增大M的情况即可实现对误检测率的降低，不会影响到卷积码编解码系统的编解码效率，可行性较高。

本发明实施例提供的降低误检率方法，可应用于接收端中，所述接收端可以具体为通信设备如手机、工业控制计算机、一体机电脑、平板电脑PAD等；优选的接收端为手机。

图2为本发明实施例提供的降低误检率方法的实现流程示意图；图3为本发明实施例提供的卷积码编解码系统的组成示意图。下面结合图2与图3所示，对本发明实施例的技术方案作说明。

如图2所示，所述降低误检率方法，包括：

步骤101：获取经解码的当前码块的所有比特的对数似然比及所述当前码块的CRC校验结果；

这里，若当前码块为第i个码块，经过接收端的CRC校验即可输出第i个码块的CRC校验结果；在具体实现上，当CRC校验输出为真如输出为1时，认为第i个码块的CRC验证结果为正确。

同时，在接收端的解码过程中，解调器将会输出第i个码块的第n个比特的对数似然比llr(n，i)，第i个码块包括有N(N为正整数)个比特，监测解调器输出的第i个码块的所有比特的对数似然比。

步骤102：获取当前码块的保留路径的对数似然比；

这里，第i个码块经Viterbi解码器解码之后将会输出第i个码块的保留路径的对数似然比llr_survive(i)，监测Viterbi解码器输出的llr_survive(i)。

步骤103：依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果；

这里，在监测到解调器输出的第i个码块的所有比特的对数似然比之后，计算每个比特的llr(n，i)的绝对值，得到N个绝对值；对这N个绝对值进行累加，得到第i个码块的所有比特的对数似然比绝对值的累加值absLLR(i)；上述计算过程可通过如下公式实现：

其中，N为正整数、代表着第i个码块包括的比特的总数量。

这里，在计算出absLLR(i)及监测到Viterbi解码器输出的llr_survive(i)之后，计算llr_survive(i)的绝对值与absLLR(i)的商值，得到第i个码块的置信度函数metric(i)，如下公式所示：

在得到第i个码块的置信度函数metric(i)之后，对其进行门限判决，如公式(3)所示：

这里，预先设置门限阈值th，0＜th＜1，th可在码块长度N不同时而取值为不同以增加判决准确度。当判断为第i个码块的置信度函数metric(i)大于等于门限阈值时，得到第i个码块的置信度判决结果为1即为真，否则，得到第i个码块的置信度判决结果为0即为假。

步骤104：依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块。

这里，对置信度判决结果与CRC校验结果做个综合判决。具体的，当第i个码块的置信度判决结果与CRC校验结果均为真即均取值1时，确定第i个码块为接收端解码正确的码块；当第i个码块的置信度判决结果与CRC校验结果中有一个结果不为真即有一个取值为0时，确定第i个码块为接收端解码不正确的码块。上述方案中，为真时取值为数值1，为假时取值为数值0，当然还可以为假时取值为数值1，为真时取值为数值0，此处不做具体限定。

在本发明一个优选的实施例中，在接收端进行盲检测时，同一个码块经采用不同的编码长度M(M＝N)进行Viterbi解码、经公式(1)～(3)的置信度判决及CRC校验，得到不同的CRC校验结果及置信度判决结果；当所有的CRC校验结果与置信度判决结果均为真时，将与采用不同长度而解码出的解码码块对应的所有置信度metric按照大小进行排序，得到取值为较大的置信度metric，取值为较大的置信度metric所对应的编码长度M为发送端UE采用的编码长度的可能性最大，采用该编码长度M进行解码的码块为正确的解码结果，即与最高置信度值对应的解码码块为盲检测正确的码块。

例如，对LTE系统中的UE的DCI进行盲检测时，由于在盲检测中接收端UE是不知道发送端UE采用的编码长度M为多少，也不知道发送端UE是在什么位置下发送的码块，所以，针对同一个码块，接收端UE将会在所有可能的位置和采用可能的编码长度M对所接收到的码块进行Viterbi解码、置信度判决及CRC校验，得到至少两种CRC校验结果及置信度判决结果；当所得到的至少两种CRC校验结果及置信度判决结果均为真时，将与采用不同长度而解码出的解码结果对应的所有置信度metric按照大小进行排序，得到取值为较大的置信度metric，该metric值对应的编码长度为M1，采用编码长度M1进行解码的码块为正确的解码结果。

由此可见，本发明实施例中，将当前码块的置信度判决结果及CRC校验结果进行结合来确定当前码块是否为解码正确的码块，与现有技术中的仅通过CRC校验结果来确定码块解调的正确性相比，降低了误检测率；同时，在理论上，M是等于N的，在没有增加M(N)的情况即可实现对解码的正确性判断，没有影响到卷积码编解码系统的编解码效率，可行性较高。此外，公式(1)所使用的参量llr(n，i)为解调器的输出，公式(2)所使用的参量llr_survive(i)由Viterbi解码器输出，均为固有器件的固有输出，参量获取比较容易。同时，公式(1)～(3)的计算复杂度均较低，可应用于除卷积码编解码系统之外的其它编解码系统，兼容性较好。

基于前述的降低误检率的方法，本发明实施例还提供了一种降低误检率的装置，如图4所示，所述装置包括：第一获取单元401、第二获取单元402、第一获得单元403及第一确定单元404；其中，

第一获取单元401，用于获取经解码的当前码块的所有比特的对数似然比及所述当前码块的CRC校验结果；

这里，所述第一获取单元401监测解调器输出的第i个码块的所有比特的对数似然比及图3中的经CRC校验而输出的第i个码块的CRC校验结果。

第二获取单元402，用于获取当前码块的保留路径的对数似然比；

这里，所述第二获取单元402监测Viterbi解码器输出的llr_survive(i)。

第一获得单元403，用于依据所有比特的对数似然比及保留路径的对数似然比，获得当前码块的置信度判决结果；

这里，第一获得单元403计算每个比特的llr(n，i)的绝对值，得到N个绝对值；对这N个绝对值进行累加，得到第i个码块的所有比特的对数似然比绝对值的累加值absLLR(i)，如前述公式(1)所示；再计算llr_survive(i)的绝对值与absLLR(i)的商值，得到第i个码块的置信度函数metric(i)，如前述公式(2)所示；如前述公式(3)所示对置信度函数metric(i)进行门限判决，当第一获得单元403判断为所述置信度函数大于等于预设的门限阈值时，确定当前码块的置信度判决结果为真；当判断为所述置信度函数未大于等于预设的门限阈值时，确定当前码块的置信度判决结果为假。

第一确定单元404，用于依据置信度判决结果及CRC校验结果，确定当前码块是否为解码正确的码块。

所述第一确定单元404，判断为当前码块的置信度判决结果与CRC校验结果均为真时，确定当前码块为解码正确的码块；判断为当前码块的置信度判决结果与CRC校验结果中有一个结果不为真时，确定当前码块为解码不正确的码块。

在本发明一个优选的实施例中，在接收端进行盲检测时，同一个码块经采用不同的编码长度M(M＝N)进行Viterbi解码、经公式(1)～(3)的置信度判决及CRC校验，得到不同的CRC校验结果及置信度判决结果；当所有的CRC校验结果与置信度判决结果均为真时，所述第一确定单元404将与采用不同长度而解码出的解码码块对应的所有置信度metric按照大小进行排序，得到取值为较大的置信度metric，取值为较大的置信度metric所对应的编码长度M为发送端UE采用的编码长度的可能性最大，采用该编码长度M进行解码的码块为正确的解码结果，即与最高置信度值对应的解码码块为盲检测正确的码块。

本领域技术人员应当理解，图4中所示的降低误检率的装置的各处理模块的实现功能可参照前述降低误检率的方法的相关描述而理解。本领域技术人员应当理解，图4所示的降低误检率的装置中各处理单元的功能可通过运行于处理器上的程序而实现，也可通过具体的逻辑电路而实现。

在实际应用中，所述第一获取单元401、第二获取单元402、第一获得单元403及第一确定单元404均可由中央处理单元(CPU，Central Processing Unit)、或数字信号处理(DSP，Digital Signal Processor)、或微处理器(MPU，Micro Processor Unit)、或现场可编程门阵列(FPGA，Field Programmable Gate Array)等来实现；所述CPU、DSP、MPU、FPGA均可内置于接收端如手机中。

本发明实施例还提供了一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行前述的降低误检率的方法。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。