协同处理数据的装置制造方法
【专利摘要】本实用新型协同处理数据的装置，包括FPGA和外部协议处理器，FPGA包括逻辑处理模块、第一外围电路和第二外围电路，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，第一外围电路将业务数据区分为语音数据和协议数据，逻辑处理模块对语音数据进行处理，外部协议处理器对协议数据进行处理，第二外围电路再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理装置的能力。
【专利说明】协同处理数据的装置
【技术领域】
[0001 ] 本实用新型涉及网关多业务数据处理装置【技术领域】，特别是涉及协同处理数据的装置。
【背景技术】
[0002]在GSM (Global System for Mobile communication,全球移动通信系统)网关系统中，核心网通过SDH (Synchronous Digital Hierarchy,同步数字体系)网络过来的STM-1 (Synchronous Transfer Module,同步传输模块)信号上承载63路El语音信号。这63路El语音信号经过Iuh接口接入到GSM网关系统中。而在当前的网关系统中，数据是以IP以太网的方式进行分组交换。因此在网关系统的Iuh接口模块中，需要把这输入进来的63路El转换为63路IP业务，以便在网关系统中进行传输与处理。在输出方向上，Iuh接口模块需要把待发送的63路IP业务承载在63条El上在SDH网络上传输。该Iuh接口模块以下称作“STM-1接口转换模块”。STM-1接口转换模块除了要实现IP与El之间的语音数据转换外，同时也需要支持El信令的MTP2 (Message Transfer Part level2,信息传送第二层)层协议,最终实现PSTN (Public Switched Telephone Network,公共开关电话网络)网接入侧与后端处理设备之间的数据交换、协议解析等功能。
[0003]实现上述业务处理，目前常采用协同处理数据的装置是FPGA (FieldProgrammable Gate Array,现场可编程逻辑门阵列)。业务在FPGA内部分为两大模块处理，分别是协议处理模块和逻辑处理模块。“协议处理模块”运用的是FPGA内部的NIOS软核，实现信令MTP2层协 议处理；“逻辑处理模块”运用的是FPGA内部的逻辑资源，实现语音数据的IP转换处理。FPGA内部的逻辑资源强大，相比之下，协议处理能力就比较低下，这样导致FPGA在处理上述业务时，存在处理能力瓶颈，限制整个网关多业务数据处理系统的能力，无法充分实现网关多业务数据高效处理。
实用新型内容
[0004]基于此，本实用新型针对一般协同处理数据的装置存在处理能力瓶颈，无法充分利用其强大的逻辑处理能力，限制整个网关多业务数据处理装置的能力的问题，提供一种能够充分利用FPGA强大的逻辑处理能力，提升整个网关多业务数据处理系统能力的协同处理数据的装置。
[0005]一种协同处理数据的装置，包括FPGA和用于进行协议处理的外部协议处理器，其中，所述FPGA包括用于进行逻辑处理的逻辑处理模块、用于将业务数据区分为语音数据和协议数据的第一外围电路和用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚的第二外围电路，所述外部协议处理器与所述逻辑处理模块并联连接，所述FPGA的两端分别外接核心网和网关系统的上层处理模块。
[0006]本实用新型协同处理数据的装置，包括FPGA和用于进行协议处理的外部协议处理器，其中，FPGA包括用于进行逻辑处理的逻辑处理模块、用于将业务数据区分为语音数据和协议数据的第一外围电路和用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚的第二外围电路，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，第一外围电路将业务数据区分为语音数据和协议数据，逻辑处理模块对语音数据进行处理，外部协议处理器对协议数据进行处理，第二外围电路再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了 FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理装置的能力。
【专利附图】
【附图说明】
[0007]图1为本实用新型协同处理数据的装置第一个实施例的结构示意图；
[0008]图2为本实用新型协同处理数据的装置第二个实施例的结构示意图。
【具体实施方式】
[0009]如图1所示，一种协同处理数据的装置，包括FPGA100和用于进行协议处理的外部协议处理器200，其中，所述FPGA100包括用于进行逻辑处理的逻辑处理模块300、用于将业务数据区分为语音数据和协议数据的第一外围电路和用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚的第二外围电路，所述外部协议处理器200与所述逻辑处理模块300并联连接，所述FPGA100的两端分别外接核心网和网关系统的上层处理模块。
[0010]FPGA即现场可编程门阵列，它是在PAL (Programmable Array Logic,可编程阵列逻辑)、GAL (generic array logic,通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，具有强大的逻辑处理能力。外部协议处理器用于对接收到的数据进行协议处理，多数硬件处理器都可选用作为外部协议处理器，例如ARM处理器，这类处理器都具有强大的逻辑处理能力。逻辑处理模块是内置于FPGA中的硬件模块，其用于对接收到的数据进行逻辑处理，FPGA具有强大的逻辑处理能力，其逻辑处理模块能够快速、高效对接收到的数据进行逻辑处理。FPGA中除逻辑处理模块外众多还有外围电路，具体可以分为第一外围电路，用于将接收到来自核心的数据区分为语音数据和协议数据，第二外围电路，用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚。外围电路的功能可以依赖于现有FPGA的硬件和已知的软件程序实现，不需要额外软件编程。
[0011]其具体的数据处理步骤如下:
[0012]1、核心网把包含63路El的STM-1信号交给STM-1接口转换模块。
[0013]2, FPGA收到数据后，对业务数据进行区分。
[0014]3、FPGA把语音数据交给FPGA内部的逻辑处理模块进行封装处理
[0015]4、FPGA把协议数据交由外部协处理器进行处理。
[0016]5、外部协处理器处理完协议数据后，还给FPGA
[0017]6、FPGA把数据汇聚后传输给上层处理模块进行处理。
[0018]本实用新型协同处理数据的装置，包括FPGA和用于进行协议处理的外部协议处理器，其中，FPGA包括用于进行逻辑处理的逻辑处理模块、用于将业务数据区分为语音数据和协议数据的第一外围电路和用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚的第二外围电路，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，第一外围电路将业务数据区分为语音数据和协议数据，逻辑处理模块对语音数据进行处理，外部协议处理器对协议数据进行处理，第二外围电路再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了 FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理装置的能力。
[0019]在其中一个实施例中，所述外部协议处理器设置有SGMIKSerial Gigabit MediaIndependent Interface,串行千兆位媒质独立接口)接口，所述外部协议处理器通过所述SGMII接口与所述FPGA进行数据交互。
[0020]SGMII接口能够确保数据高效、安全传输，从而保证外部协议处理器与FPGA快速、高效进行数据交互。
[0021]如图2所示，在另一个实施例中，本实用新型协同处理数据的装置还包括电源400，所述电源400与所述FPGA100连接。
[0022]在其中一个实施例中，所述外部协议处理器为ARM、P0WER PC或DSP处理器，其中，所述ARM处理器可以是ARM9处理器。
[0023]ARM9处理器是新一代的ARM架构处理器，其具有低成本、高性能、低功耗等特点，具有强大的协议处理能力。
[0024]以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种协同处理数据的装置，其特征在于，包括FPGA和用于进行协议处理的外部协议处理器，其中，所述FPGA包括用于进行逻辑处理的逻辑处理模块、用于将业务数据区分为语音数据和协议数据的第一外围电路和用于将逻辑处理后的语音数据和协议处理后的逻辑数据汇聚的第二外围电路，所述外部协议处理器与所述逻辑处理模块并联连接，所述FPGA的两端分别外接核心网和网关系统的上层处理模块。
2.根据权利要求1所述的协同处理数据的装置，其特征在于，所述外部协议处理器设置有SGMII接口，所述外部协议处理器通过所述SGMII接口与所述FPGA进行数据交互。
3.根据权利要求1或2所述的协同处理数据的装置，其特征在于，还包括电源，所述电源与所述FPGA连接。
4.根据权利要求1所述的协同处理数据的装置，其特征在于，所述外部协议处理器为ARM、POWER PC 或 DSP 处理器。
【文档编号】H04L12/66GK203788310SQ201420112519
【公开日】2014年8月20日 申请日期:2014年3月12日 优先权日:2014年3月12日
【发明者】周世欣 申请人:京信通信系统（广州）有限公司