对多天线系统中的发送样本序列进行预编码的方法和设备与流程

本发明涉及一种对多天线系统中用于传输的发送样本序列进行预编码的方法和一种对多天线系统中用于传输的发送样本序列进行预编码的预编码设备。本发明尤其涉及一种实时连续预编码(realtimecontinuousprecoding，简称rtcp)技术。

背景技术：

多天线系统中，预编码技术通常用于“预均衡”信道，从而根据实时信道的变化提高链路性能。需要在每个相干时间内重新计算预编码，这是信道冲激响应认为不变的持续时间。信道相干时间102可分为如图1所示的rzf(正则化迫零)场景100中的三个周期：训练周期104是发射机通过某些“训练”流程如通过信道互易性的探测参考信号估计实时信道h的周期；预编码计算周期106是发射机从信道矩阵h中计算预编码矩阵g＝f(h)的周期；传输周期108是发射机通过预编码矩阵g开始传输有用信号的周期。

文献中，对于点对点多天线系统，现有技术中用于计算g＝f(h)的预编码方法表示所谓的正则化迫零(regularizedzero-forcing，简称rfz)。每个相干时间内，rfz要求发射机计算f_rzf(h)＝inv(hh^h+zi)，其中inv(.)表示反矩阵，i为单位矩阵，z为标量正则化因子，h为大小为kxm的信道矩阵，其中m为发射天线的数量，k为接收机的数量，x^h表示x的厄米特矩阵。计算rzf的复杂度大约为o(k^3+mk^2)。例如，对于m＝256，当前可用的最快硬件的计算延迟大于160ms。然而，根据3gpp(第三代移动通信标准化伙伴项目)，一个典型的相干时间大约在500μs到8ms之间。当通过匹配滤波器(matchedfilter，简称mf)或截断多项式展开(truncatedpolynomialexpansion，简称tpe)实现预编码器时，需要类似的计算复杂度。所有这些都面临着每个相干时间后必须进行重新初始化的问题。这种初始化浪费了传输中不使用的时间。

针对计算复杂度，需要改进mimo(多输入多输出)天线系统中的预编码技术。

技术实现要素：

本发明的目的在于提供一种用于提高mimo天线系统中预编码效率的概念。

通过独立权利要求的特点实现该目的。进一步，实现方式显而易见有别于从属权利要求、描述及图。

本发明中描述的基本概念引入了逼近rzf(最佳线性预编码策略之一)或任何其他预编码策略的预编码器的值的管道结构。在这种管道结构中，每个发送矢量乘以表示信道估值的级联矩阵。当相干时间结束时，信道矩阵与发送符号一起“滑动”，而不是通过新的信道矩阵重新初始化系统。通过这种管道结构，可以避免标准预编码技术的初始化阶段，这可以大大降低大规模mimo的性能。该概念基于利用rzf预编码器(或任何其他预编码器)的幂级数逼近的管道结构，其中信息矢量与信道矩阵的信道估计一起移动。通过这种管道结构，可以将预编码器在计算中使用的时间大致减小到0。

为详细描述本发明，使用以下术语、缩写和符号：

m：接收机的天线数量

k：接收机的天线数量(为了简单起见，考虑到了具有一个天线的接收机；然而本发明适用于具有多个天线的接收机)

t_c：相干时间

j：编码块数量

csi：信道状态信息

bs：基站

h：信道矩阵

rtcp：实时连续编码

mimo：多输入多输出

rzf：正则化迫零

tpe：截断多项式展开

mf：匹配滤波器

下文描述了适用于使用预编码技术的mimo天线系统的设备和方法。mimo是通过多个发射和接收天线乘以无线链路容量以进行多径传播的方法。mimo具体是指通过多径传播同时在相同无线信道上发送和接收多于一个数据信号的实际技术。预编码为一般的波束成形，以支持mimo无线通信中的多流或多层传输。点对点系统中，预编码意味着通过独立和适当的权重从发射天线发射多个数据流，使得在接收机输出处的链路吞吐量达到最大。多用户mimo中，数据流是针对不同用户的，并且使总吞吐量的一些度量达到最大。

第一方面，本发明涉及一种对用于多天线系统中用于传输的发送样本序列进行预编码的方法，所述方法包括：通过级联内存块，根据所述发送样本序列的采样时间驱动所述发送样本序列，其中所述内存块基于第n个信道估值，以在所述级联内存块中的相应内存块的出口处提供一系列功率系数；基于滤波函数过滤所述一系列功率系数以提供预编码发送样本；当对新的信道矩阵进行估计，并且当所述内存块与先前引入的发送样本相乘时，在驱动方向滑动所述级联内存块中的内存块和所述发送样本序列中的发送样本。

这种方法通过引入管道结构，即接近rzf预编码器的值的级联内存块，从而提高了预编码效率。当所述相干时间结束时，信道矩阵与发送符号一起“滑动”，而不是通过新的信道矩阵重新对系统进行初始化。通过这种管道结构，可以避免标准预编码技术的初始化阶段，从而实现性能效率。

根据第一方面，在所述方法的第一种可能的实现方式中，所述方法包括：通过一系列功率系数权重过滤所述一系列功率系数以提供所述预编码发送样本。

这种过滤可利于通过任意数字信号处理技术采用有效的计算方式实现该过滤。通过并行处理核可以容易地进行并行过滤，从而提升处理速度。

根据第一方面或第一方面的第一种实现方式，在所述方法的第二种可能的实现方式中，所述方法包括：通过所述级联内存块中的内存块对所述发送样本序列进行滤波来提供所述一系列功率系数。

与过滤功率系数类似，也可对发送样本序列进行过滤，从而产生类似的性能效率，例如，该过滤有利于通过任意数字信号处理技术以有效的计算方式进行实现。通过并行处理核可以容易地进行并行过滤，从而提升处理速度。

根据第一方面或第一方面的上述任一实现方式，在所述方法的第三种可能的实现方式中，所述级联内存块中的第一内存块由矩阵表示中的第n个信道估值组成；所述级联内存块中的其他内存块由矩阵表示中的第n个信道估值与其厄米特形式的乘积组成。

这样划分内存块可利于通过迭代关系实现功率系数例如，正如下面图4所描述的等式(3)所定义的。

根据第一方面或第一方面的上述任一实现方式，在所述方法的第四种可能的实现方式中，所述方法包括：基于所述多天线系统的相干时间提供新的信道估值。

基于所述多天线系统的相干时间提供新的信道估值可利于当信道已经改变时计算新的信道估值，从而提高计算效率，因为当信道没有改变时，也没有确定新的信道估值。

根据第一方面或第一方面的上述任一实现方式，在所述方法的第五种可能的实现方式中，所述方法包括：连续将发送符号插入至所述第一内存块中，而无需在每个相干时间结束时重新初始化预编码，即级联。

这种连续插入有利于节省处理时间，而无需重新初始化预编码。

第二方面，本发明涉及供一种对多天线系统中用于传输的发送样本(s(t))序列进行预编码的预编码设备，所述设备包括：基于第n个信道估值的级联内存块；实现滤波函数的加权滤波器；处理器，用于通过所述级联内存块，根据所述发送样本序列的采样时间驱动所述发送样本序列，以在所述级联内存块中的相应内存块的出口处提供一系列功率系数；基于滤波函数过滤所述一系列功率系数以提供预编码发送样本；当新的信道估值可用，并且当所述内存块与先前引入的发送样本相乘时，在驱动方向滑动所述级联内存块中的内存块和所述发送样本序列中的发送样本。

这种预编码设备可利于应用近似于rzf预编码器的值或任何其他预编码策略的管道结构。在这种管道结构中，每个发送矢量乘以表示信道估值的级联矩阵。当所述相干时间结束时，所述信道矩阵与发送符号一起“滑动”，而不是通过新的信道矩阵重新初始化系统。所述预编码设备可以利用与rzf预编码器(或任何其他预编码器)的幂级数近似的管道结构，其中信息矢量与所述信道矩阵的信道估计一起移动。通过这种管道结构，可以将预编码器在计算中使用的时间大致减小到0。

根据第二方面，在所述预编码设备的第一种可能的实现方式中，所述级联内存块中的第一内存块由矩阵表示中的第n个信道估值组成；所述级联内存块中的其他内存块由矩阵表示中的第n个信道估值与其厄米特形式的乘积组成。

这样划分内存块可利于通过迭代关系实现功率系数例如，正如下面图4所描述的等式(3)所定义的。

根据第二方面或第二方面的第一种实现方式，在所述预编码设备的第二种可能的实现方式中，所述预编码设备包括：多个内存延迟单元，耦合在所述级联内存块中的相应内存块之间，用于在采样时间内在所述级联内存块中的相应内存块出口处延迟信号。

这些内存延迟单元可利于从先前的处理阶段处解耦每个处理阶段，从而能够使相应内存块的处理步骤并行化。

根据第二方面或第二方面的上述任一实现方式，在所述预编码设备的第三种可能的实现方式中，所述预编码设备包括：多个并行处理核，每个并行处理核实现了所述级联内存块中的至少一个内存块。

这种并行处理核有利于进行并行处理，从而加快了处理时间。

根据第二方面的第三种实现方式，在所述预编码设备的第四种可能的实现方式中，所述多个处理核中的第一核用于将发送样本序列中的第一发送样本与第n个信道估值相乘以提供所述一系列功率系数中的第一功率系数；所述多个处理核中的进一步核用于将所述发送样本序列中的进一步发送样本与所述第n个信道估值和其厄米特形式的乘积相乘，以提供所述一系列功率系数中的进一步功率系数。

这样划分处理核可利于通过迭代关系计算功率系数例如，正如下面图4所描述的等式(3)所定义的。

第三方面，本发明涉及一种对多天线系统中用于传输的发送样本序列进行预编码的预编码设备，所述设备包括：信道估计装置，用于提供第n个信道估值；逼近型装置，用于通过幂级数形式的多项式展开逼近预编码矩阵，其中所述逼近型装置是由用于提供幂级数的所述发送样本序列驱使的级联矩阵块实现，在信道的每个相干时间内在管道处滑动的所述矩阵块具有发送样本序列，以便继续对所述发送样本序列进行预编码，而无需重新初始化预编码矩阵。

这种预编码设备可利于所述预编码设备应利用rzf预编码器(或任何其他预编码器)的幂级数近似的管道结构。在这种管道结构中，信息矢量与所述信道矩阵的信道估计一起移动。通过这种管道结构，可以将预编码器在计算中使用的时间大致减小到0。

根据第三方面，在所述预编码设备的第一种可能的实现方式中，所述预编码矩阵并非只根据以下之一进行逼近：匹配滤波、迫零和发送维纳滤波器。

这种预编码设备可利于使用各种不同的预编码策略，如匹配滤波、迫零和发送维纳滤波器等。根据第三方面，在所述预编码设备的第二种可能的实现方式中，所述幂级数包括以下系数：

其中hn为矩阵表示中的信道估值，s(t)为矢量表示中的发送样本序列，为指数为j的幂级数的元素，k为表示接收天线数量的预先定义的系数，j为管道长度。

这种预编码设备可利于通过上述迭代关系有效计算幂级数。

附图说明

本发明的具体实施方式将结合以下附图进行描述，其中：

图1示出了使用预编码器如rzf预编码器的mimo系统中使用相干时间的场景100的示意图；

图2示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的方法200的示意图；

图3示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的设备300的框图；

图4示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码并实现管道的预编码设备400的示意图；

图5示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的预编码设备500的框图；

图6示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的方法600的流程图。

具体实施方式

以下结合附图进行详细描述，所述附图是描述的一部分，并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是，在不脱离本发明范围的情况下，可以利用其他方面，并可以做出结构上或逻辑上的改变。因此，以下详细的描述并不当作限定，本发明的范围由所附权利要求书界定。

应理解，所描述方法的有关评论也可适用于用于执行该方法的对应设备或系统，反之亦然。例如，如果描述了具体的方法步骤，则相应的设备可以包括执行所述方法步骤的单元，即使在图中没有明确描述或示出这样的单元。此外，应理解，除非另有特别说明，此处所述的各种示例性方面的特征可以彼此组合。

参考大规模mimo下行链路情况详细进行以下描述。大规模mimo下行链路情况下，基站天线的数量远大于接收天线的数量，即m>>k。为简化说明，此处不考虑信道矩阵与估计的信道矩阵之间的差异。然而，无论基站或接收机何时使用信道矩阵，都会使用估计的信道矩阵。估计信道矩阵的方法不属于本发明的范围。

参考通过预编码矩阵w变换信道矩阵h的系统模型详细进行以下描述。在这种系统模型中，x(t)可表示时刻t的信息矢量，y(t)可表示时刻t时的发送矢量，其通常可通过关系y(t)＝wx(t)相互连接，其中w为预编码矩阵。可通过以下不同策略对所述预编码矩阵进行评估，例如，w＝h^h表示匹配滤波器(也称为最大比率传输，mrt)。通常情况下，w为所述信道矩阵h的函数。每个相干时间内，信道矩阵发生变化并重新估计，因此预编码器也会发生变化。所述基站需要进行“预编码”，即在每个相干时间内评估有效矩阵w。如图1所示，计算该预编码矩阵的时间不能用于传输(因为矩阵还不可用)，这对于大规模mimo来说是特别有问题的，因为大维度的信道矩阵意味着长时间计算，例如，如果根据m.joham、k.kusume、m.h.gzara、w.utschick和j.anossek于2002年出版的“isssta学报”中的第一卷中第9至13页所描述的《应用于tddds-cdma系统的下行链路的发送维纳滤波器》使用rzf，计算的复杂度大致会增加至mk²+k³(即其多于接收天线数量的成倍增长)。如可以认为相干时间在5μs左右，便很容易看出这种计算如何严重影响系统的性能。

图1示出了使用预编码器如rzf预编码器的mimo系统中使用相干时间的场景100的示意图。信道相干时间102可分为三个周期，即104、106和108。训练周期104为发射机通过训练流程估计实时信道h的周期，预编码计算周期106为发射机从信道矩阵h计算预编码矩阵g＝f(h)的周期，发送周期108为发射机通过预编码矩阵g开始发射有用信号的周期。

图2示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的方法200的示意图。

所述方法200包括：通过级联内存块如下面图3至图5所描述的内存块301、421、422a、422b、423a、423b、521、522a、522b、523a、523b、524a和524b，根据所述发送样本序列的采样时间t驱动201所述发送样本序列，如下面图3和图4所描述的发送样本302或者图5所描述的发送样本502，其中内存块基于第n个信道估值，以在所述级联内存块中的相应内存块出口处提供一系列功率系数，如下面图3至图5所描述的功率系数321、431、432、433、531、532、533和534。

所述方法200包括：基于滤波函数如下面图4所描述的滤波函数，过滤202所述一系列功率系数以提供预编码发送样本，如下面图3所描述的预编码发送样本304。

所述方法200还包括：当对新的信道矩阵如下面图5所描述的新的信道矩阵hn+1进行估计，并且当所述内存块与先前引入的发送样本相乘时，在驱使方向上滑动203所述级联内存块中的内存块和所述发送样本序列中的发送样本。

在一实施例中，所述方法200包括：通过一系列功率系数权重如下面图4所描述的权重wj，过滤202所述一系列功率系数以提供所述预编码的发送样本。

在一实施例中，所述方法200包括：通过所述级联内存块中的内存块对所述发送样本序列进行过滤提供所述一系列功率系数。

在所述方法200的一实施例中，所述级联内存块中的第一内存块由矩阵表示中的第n个信道估值hn组成，所述级联内存块中的其他内存块由矩阵表示中的第n个信道估值hn与其厄米特形式hn^h的乘积组成。

在一实施例中，所述方法200包括：基于所述多天线系统的相干时间如上述图1所描述的相干时间tc，提供新的信道矩阵hn+1。

在一实施例中，所述方法200包括：连续将发送符号插入至所述第一内存块中，而无需在每个相干时间结束时重新初始化预编码(即级联)。

在所述方法200的一实施例中，所述级联内存块中的j个内存块为1、2、3、4、5、6、7或8。

图3示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的设备300的框图。所述预编码设备300包括：基于第n个信道估值hn的级联内存块301或hn^hhn，如下面图4和图5所描述的内存块421、422a、422b、423a、423b、521、522a、522b、523a、523b、524a和524b，实现滤波函数σwi的加权滤波器303以及处理器305。所述处理器305用于通过所述级联内存块301或hn^hhn，根据所述发送样本(s(t))序列的采样时间t驱动所述发送样本302或s(t)序列，如上述图2和下面图4所描述的发送样本302或下面图5所描述的发送样本502，以在所述级联内存块301或hn^hhn中的相应内存块的出口处提供一系列功率系数321或如下面图4和图5所描述的功率系数431、432、433、531、532、533和534。所述处理器305还用于：基于所述滤波函数σwi过滤所述一系列功率系数321或x～(t)以提供预编码发送样本304或y(t)；当新的信道估值hn+1可用，并且当所述内存块301或hn^hhn与先前引入的发送样本302或s(t)相乘时，在驱动方向滑动所述级联内存块301中的内存块hn+1^hhn+1和所述发送样本302或s(t)序列中的发送样本302或s(t)。

在一实施例中，所述级联内存块301或hn^hhn中的第一内存块hn由矩阵表示中的第n个信道估值hn组成；所述级联内存块301或hn^hhn中的其他内存块hn^hhn由矩阵表示中的第n个信道估值hn与其厄米特形式的乘积组成。

在一实施例中，所述设备300包括多个内存延迟单元，如下面图4所描述的内存延迟单元412和413，耦合在所述级联内存块301或hn^hhn中的相应内存块之间，如下面图4所描述的内存块421、422a、422b、423a和423b，用于在所述采样时间t内在所述级联内存块301或hn^hhn中的相应内存块出口处延迟信号。

在一实施例中，所述设备300包括多个并行处理核，如下面图4所描述的并行处理核401、402和403，每个并行处理核用于实现所述级联内存块301或hn^hhn中内存块421、422a、422b、423a和423b中的至少一个内存块。

在一实施例中，所述多个处理核中的第一核401用于将所述发送样本302或s(t)序列中的第一发送样本与第n个信道估值(hn)相乘，以提供所述一系列功率系数431、432、433和x～(t)中的第一功率系数，如下面图4所描述的的第一功率系数431；所述多个处理核中的进一步核如下面图4所描述的进一步核402或403用于将所述发送样本302或s(t)中的进一步发送样本与第n个信道估值hn和其厄米特形式的乘积相乘，以提供所述一系列功率系数(x～(t))中的进一步功率系数，如下面图4所描述的进一步功率系数432或433。

图4示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码并实现管道的预编码设备400的示意图。

所述预编码设备400包括基于第n个信道估值hn的级联内存块421、422a、422b、423a和423b、实现滤波函数加权滤波器(图4未示出)和处理器401、402和403。所述处理器包括多个处理核401、402和403，用于通过所述级联内存块421、422a、422b、423a和423b，根据所述发送样本302或s(t)序列的采样时间t驱动所述发送样本302或s(t)序列，如上述图2和图3所描述的发送序列302或下面图5所描述的发送样本502，以在所述级联内存块421、422a、422b、423a和423b中的相应内存块441、442和443的出口处提供一系列功率系数431、432和433。所述处理器401、402和403还用于基于如下所述滤波器函数σwi过滤所述一系列功率系数431、432和433以提供预编码发送样本y(t)(图4未示出)；当新的信道估值可用，并且当所述内存块421、422a、422b、423a和423b与先前引入的发送样本302或s(t)相乘时，在驱动方向滑动所述级联内存块421、422a、422b、423a和423b中的内存块421、422a、422b、423a和423b和所述发送样本302或s(t)序列中的发送样本302或s(t)。

在所述级联内存块421、422a、422b、423a和423b中的相应内存块441、442和443的出口处提供所述一系列功率系数431、432和433。这意味着级联的输出(值)为加权滤波器的输入，例如，下面等式(2)所描述的fir滤波器。在每个块的输出处获取这些值也就是说，在第一个块的出口处可以找到在第二个块的出口处可以找到等等。所述级联内存块中的第一内存块421或h由矩阵表示中的第n个信道估值hn形成；所述级联内存块中的其他内存块422a、422b、423a和423b由矩阵表示中的第n个信道估值hn和其厄米特形式hn^h的乘积形成。所述设备400包括：多个内存延迟单元412和413，耦合在所述级联内存块中的相应内存块421、422a、422b、423a和423b之间，用于在所述采样时间t内在所述级联内存块中相应内存块441、442和443出口处延迟信号。第一内存延迟单元412可以耦合在第一内存块421和其它内存块422a和422b之间；第二内存延迟单元413可以耦合在内存块422a、422b、423a和423b之间。所述设备400包括多个并行处理核401、402和403，每个并行处理核实现所述级联内存块中的内存块421、422a、422b、423a和423b中的至少一个内存块。第一处理核401可以实现第一内存块421；第二处理核402可以实现内存块422a和422b；第三处理核403可以实现内存块423a和423b。所述多个处理核中的第一核401用于将所述发送样本302或s(t)序列中的第一发送样本与第n个信道估值hn相乘以提供所述一系列功率系数431、432、433和中的第一功率系数431；所述多个处理核中的其它核402或403用于将所述发送样本302或s(t)序列中的其它发送样本与第n个信道估值hn与其厄米特形式的乘积相乘，以提供其它功率系数432或433。

如以下所述，每个处理核401、402和403与其他处理核并行工作，并且计算两个矩阵矢量乘积。该解决方案可分为三个步骤：首先，通过多项式展开(参见等式(2))对预编码矩阵如通过rzf(参考等式(1))获取进行逼近，即幂级数：

然后，如图4所示，实现管道的预编码设备400实现这种逼近。当相干时间过去，并且需要估计新的信道矩阵，而不是重新初始化系统时，矩阵与传输矢量在管道中滑动，如下面图5所示，允许系统连续进行预编码，而不需要在每个相干时间重新初始化系统。

如j个核可用，可以在执行两个矩阵矢量乘积所需的时间内计算整个

应注意，等式(2)中的参数wj为基于长期信道统计计算的标量。这些参数在每个相干时间大致不会改变，其计算超出了本发明范围。然而，一个好的方法可在müller，a.、a.kammoun、e.和m.debbah所编写的《基于多项式扩展的线性预编码：大规模mimo中减小复杂度》中找到：

在所述预编码设备400的一示例性实施例中，权重wj的以下示例性值可用于j的示例值，即内存块的数量：

j＝4

w0＝0.59733

w1＝0.49479

w2＝–0.14011

w3＝0.00948

j＝5

w0＝0.07040

w1＝2.87944

w2＝–1.62760

w3＝0.36736

w4＝–0.03732

w5＝0.00141

j＝8

w0＝6.3346e–03

w1＝6.7652e+00

w2＝–6.1867e+00

w3＝2.5578e+00

w4＝–5.7490e–01

w5＝7.2419e–02

w6＝–4.8037e–03

w7＝1.3063e–04

图5示出了实现方式提供的一种对多天线系统中用于传输的发送样本502或s(t)序列进行预编码的预编码设备500的框图。所述预编码设备500包括：信道估计装置，用于提供第n个信道估值hn；逼近型装置，用于通过幂级数形式的多项式展开对预编码矩阵graphicaluserinterface进行逼近。

所述逼近型装置是由用于提供幂级数531、532、533、534和的所述发送样本502或s(t)驱使的级联矩阵块521、522a、522b、523a、523b、524a和524b实现，信道的每个相干时间内在管道处滑动的所述矩阵块具有发送样本502或s(t)序列，以便继续对所述发送样本502或s(t)序列进行预编码，而无需重新初始化预编码矩阵。如上述图2至图4所述，可以实现滑动机制。可基于匹配滤波、迫零、发送维纳滤波器或其它逼近方法对所述预编码矩阵g进行逼近。

所述幂级数531、532、533、534和可包括以下系数：

其中hn为矩阵表示中的信道估值，s(t)为矢量表示中的发送样本序列，为指数为j的幂级数的元素，k为表示接收天线数量的预先定义的系数，j为管道长度。

图6示出了实现方式提供的一种对多天线系统中用于传输的发送样本序列进行预编码的方法600的流程图。所述方法600表示如上述图2所述的方法200的实施示例。

在第一步骤601中，检索信道估值hn，并将参数tmem设置为t，即当前时间。在步骤601之后的第二步骤602中，所述级联内存块中的内存块右移。在步骤602之后的第三步骤603中，级联用于计算所有j的可独立计算每个例如，通过上述图4所描述的并行化。为进行计算，只需计算上便宜的每个矢量乘法的两个矩阵。在步骤603之后的第四步骤604中，根据以下公式计算输出信号y(t)：上述步骤605中可预先计算标量wj，如通过离线计算。在步骤603之后的第六步骤606中，根据以下公式实现时间指数t：t＝t+1。在步骤606之后的第七步骤607中，检查是否请求进行信道估计。在第八步骤608中估计相干时间tc，并且在第七步骤607中使用tc。如果请求(y)进行信道估值，则所述方法600继续执行第一步骤601；否则(n)，所述方法600继续检查第九步骤609中的关系t–tmem<j，其中j表示上述图4所描述的内存块的数量。如果满足所述关系t–tmem<j，则继续执行所述方法中的步骤602；否则执行所述方法600中的步骤603。

所述方法600表示本发明中的rtcp方法。针对rzf预编码器中j的一个合理值，所述rtcp表示就预编码质量而言几乎没有明显的损失。为了评估rzf的收益，有必要考虑一个特定的系统。举例如下：相干时间tc＝5ms中的中心频率为f＝2ghz，速度为v＝15m/s。假设进行信道训练需2ms，剩余相干时间为3ms，计算rzf复杂度近似于2mk²+4/3k³，其中m＝200，k＝100，4个处理器的性能为1gflops。假设进行完美的并行化约为1.3ms，并以其作为预编码时间，则1.3/3＝0.44，这意味着当使用上述方法600时可以节省预编码44％的吞吐量。

本发明也支持包括计算机可执行代码或计算机可执行指令的计算机程序产品，所述计算机可执行代码在执行时使至少一台计算机执行此处所描述的执行和计算步骤，特别是上述图2和图6所描述的方法200和方法600，以及上述图1和上述图3至图5所描述的技术。这种计算机程序产品可以包括存储程序代码以供计算机使用的可读存储介质。所述程序代码可以执行上述图2所描述的方法200或者上述图6所描述的方法600。

尽管本发明的特定特征或方面可能已经仅结合几种实现方式中的一种进行公开，但此类特征或方面可以和其他实现方式中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要或有利。而且，在一定程度上，术语“包括”、“有”、“具有”或这些词的其他变形在详细的说明书或权利要求书中使用，这类术语和所述术语“包含”是类似的，都是表示包括的含义。同样，术语“示例性地”，“例如”仅表示为示例，而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触。

尽管本文中已说明和描述特定方面，但所属领域的技术人员应了解，多种替代和/或等效实施方式可在不脱离本发明的范围的情况下所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。

尽管以上权利要求书中的元件是利用对应的标签按照特定顺序列举的，除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序，否则这些元件不必限于以所述特定顺序来实施。

通过以上启示，对于本领域技术人员来说，许多替代、修改和变化是显而易见的。当然，所属领域的技术人员容易认识到除本文所述的应用之外，还存在本发明的众多其它应用。虽然已参考一个或多个特定实施例描述了本发明，但所属领域的技术人员将认识到在不偏离本发明的范围的前提下，仍可对本发明作出许多改变。因此，应理解，只要是在所附权利要求书及其等效物的范围内，可以用不同于本文具体描述的方式来实践本发明。