本发明涉及一种组帧方法，具体涉及一种适用于JESD204B协议的四字节组帧方法。
背景技术：
：随着人们对数据量的需求越来越大，对芯片内部接口传输速度也提出了新的挑战。传统的CMOS接口和LVDS接口逐步显示出不足。作为行业新兴的JESD204B接口标准，相比较于传统的CMOS接口和LVDS接口，在功耗及引脚数目方面具有明显的优势；目前正在逐步取代前代接口标准，必将成为新的主流接口标准。但是在国内目前还没有具体的设计方案。基于JESD204B协议的高速串行接口设计离不开传输层的组帧器设计。JESD204B协议规定的组帧器位于系统的传输层。用户数据在进入数据链路层之前首先要经过传输层，在传输层完成采样数据到帧数据的映射。不同应用芯片采用的帧结构不尽相同，即使是同一芯片也往往具有多种工作模式，根据不同的工作模式，其采用的帧结构也有所不同。如何在同一硬件结构或平台，适应从采样数据到帧数据的多种灵活的映射方式，成为JESD204B研究者必须考虑和解决的问题。技术实现要素：为了解决上述技术问题，本发明提供了一种适用于JESD204B协议的四字节组帧方法。为了达到上述目的，本发明所采用的技术方案是：一种适用于JESD204B协议的四字节组帧方法，包括以下步骤，步骤一，采用三级映射方式缓存若干个周期的采样样本；步骤二，根据不同的L、M、S、F参数的组合对当前工作模式进行判断；其中，M为转换器个数，L为当前处于工作状态的逻辑通道个数；S为每个转换器在每个帧时钟周期的采样个数，F为每个帧中包含的octet个数；步骤三，根据当前工作模式信息将缓存的采样样本数据组合成相应结构的帧数据。三级映射方式缓存具体过程如下，一级缓存：首先每个ADC按照采样时钟SCLK将采样样本数据依次输入到传输层，传输层一级缓存要缓存B个样本数据，每个样本数据宽度为NP位，一级缓存大小为B行NP列；缓存位置与S参数相关：当S＝1时，依次存入M0～Mn的第一个采样，M0～Mn的第二个采样，…，M0～Mn的第n个采样；其中，Mi表示第i+1个转换器，0≤i≤n，n＝M-1；当S＝2时，依次连续存入两个M0的采样，两个M1的采样，…，两个Mn的采样；其中，B＝M*S*Pf，表示在一个PCLK时钟周期，需要存储的样本总数；Pf表示一个PCLK时钟周期内每个通道上的处理帧数，Pf是由F所决定，当F＝1时，即每帧一个字节时，一个PCLK时钟周期处理的是四个帧，即Pf＝4，同理当F＝2，Pf＝2，当f＝4，Pf＝1，当F＝3、5、7，Pf＝4，当F＝6，Pf＝2，当F＝8、16、32，Pf＝1；二级缓存：将一级缓存中的样本以octets的形式映射到二级缓存中，二级缓存大小为B*NP/8行8列；映射规则如下：将二级缓存分为pf组，每组存放M*S个采样；将一级缓存中的采样从上至下依次分为pf组，与二级缓存的pf组务必一一对应进行映射；将一级缓存中的采样由高位向低位每8bit为一组向二级缓存映射；三级缓存：将二级缓存中的octets按照一定规则成帧，以quadbyte的形式存储在三级缓存中，三级缓存的大小为NP*B/32行32列；映射规则如下：二级缓存中每一个pf组中采样都是按照通道标号顺序依次存入三级缓存中；至于在前一个通道中存入多少个octet后再往下一个通道中存放，由F决定；F等于多少，就存入多少。本发明所达到的有益效果：本发明填补了国内相关研究的空白，同时具有通用性，所有基于JESD204B协议的组帧模式可通过此方法推导出正确的帧结构，当应用芯片所采用的多种具体组帧结构的组合方式确定时，可给出了基于此方法的简化的一级映射实现方案。附图说明图1为本发明的流程图。图2为一级缓存当S＝1时的采样存储位置示意图。图3为一级缓存当S＝2时的采样存储位置示意图。图4为一级缓存映射到二级缓存过程示意图。图5为二级缓存映射到三级缓存过程示意图。图6为一级映射结构的组帧器框图。具体实施方式下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。如图1所示，一种适用于JESD204B协议的四字节组帧方法，包括以下步骤：步骤一，采用三级映射方式缓存若干个周期的采样样本；步骤二，根据不同的L、M、S、F参数的组合对当前工作模式进行判断；其中，M为转换器个数，L为当前处于工作状态的逻辑通道个数；S为每个转换器在每个帧时钟周期的采样个数，F为每个帧中包含的octet个数；步骤三，根据当前工作模式信息将缓存的采样样本数据组合成相应结构的帧数据。三级映射方式缓存具体过程如下：一级缓存：首先每个ADC按照采样时钟SCLK将采样样本数据依次输入到传输层，传输层一级缓存要缓存B个样本数据，每个样本数据宽度为NP位，一级缓存大小为B行NP列；缓存位置与S参数相关：当S＝1时，依次存入M0～Mn的第一个采样，M0～Mn的第二个采样，…，M0～Mn的第n个采样，存储位置如图2所示；其中，Mi表示第i+1个转换器，0≤i≤n，n＝M-1；当S＝2时，依次连续存入两个M0的采样，两个M1的采样，…，两个Mn的采样，存储位置如图3所示；其中，B＝M*S*Pf，表示在一个PCLK时钟周期，需要存储的样本总数；Pf表示一个PCLK时钟周期内每个通道上的处理帧数，Pf是由F所决定，当F＝1时，即每帧一个字节时，一个PCLK时钟周期处理的是四个帧，即Pf＝4，同理当F＝2，Pf＝2，当f＝4，Pf＝1，当F＝3、5、7，Pf＝4，当F＝6，Pf＝2，当F＝8、16、32，Pf＝1.二级缓存：将一级缓存中的样本以octets的形式映射到二级缓存中，具体如图4所示，二级缓存大小为B*NP/8行8列；映射规则如下：将二级缓存分为pf组，每组存放M*S个采样；将一级缓存中的采样从上至下依次分为pf组，与二级缓存的pf组务必一一对应进行映射；将一级缓存中的采样由高位向低位每8bit为一组向二级缓存映射；三级缓存：将二级缓存中的octets按照一定规则成帧，以quadbyte的形式存储在三级缓存中，具体如图5所示，三级缓存的大小为NP*B/32行32列。映射规则如下：二级缓存中每一个pf组中采样都是按照通道标号顺序依次存入三级缓存中；至于在前一个通道中存入多少个octet后再往下一个通道中存放，由F决定；F等于多少，就存入多少。在具体过程中往往都是根据一个具体应用场合的芯片进行设计，我们可以利用上述方法确定芯片各种模式的帧结构组合，当各自帧结构的组合形式确定之后，我们可以采用一种改进的的一级映射结构进行实现。下面以一个应用实例来说明，假设三级结构的一个组帧器实例结构如图6所示。图中samplebuffer模块主要的作用就是缓存数据，我们知道一个PCLK周期需要处理B个采样，M个转换器需要S*pf个采样周期提供，故需要将前几个采样周期的样本进行缓存，本实例假设兼容十一种工作模式，其参数配置如表一所示：表一给定实例的工作模式paraMode0Mode1Mode2Mode3Mode4Mode5Mode6Mode7Mode9Mode10paraM4444222211ML8842442121LS1211121111SF1224122412F由上表可以得出结论，S*pf最大值为4。故samplebuffer模块将采样缓存四个采样周期即可。modedetection模块的主要作用就是根据不同的L、M、S、F参数的组合对当前工作模式进行判断，判断结束之后将相应模式的指示信号置高即可，其余模式指示信号为低电平，并将判断结果指示给framer模块，framer根据当前工作模式组成相应结构的帧数据，传输给数据链路层。framer模块则会根据modedetection模块提供的模式信息将samplebuffer模块提供的采样数据组成相应结构的帧数据，至于不同工作模式帧结构如何确定，就是利用上述三级映射方法进行推导，明确帧结构之后在framer模块中直接一级映射即可。上述方法填补了国内相关研究的空白，同时具有通用性，所有基于JESD204B协议的组帧模式可通过此方法推导出正确的帧结构，当应用芯片所采用的多种具体组帧结构的组合方式确定时，可给出了基于此方法的简化的一级映射实现方案。以上所述仅是本发明的优选实施方式，应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。当前第1页1 2 3