电力线载波信道的多径时延测量方法与流程

文档序号:13743090阅读:396来源:国知局
技术领域本发明属于电力线通信领域,具体涉及一种电力线载波信道的多径时延测量方法。

背景技术:
电力线载波通信是指利用电力线作为信道的通信方式,多用于家庭电力线上网、智能家居、用电信息采集、路灯远程控制等领域。电力线载波通信的最大优点是利用现有电力线进行通信,不需要重新敷设通信线路。但是,由于电力线并不是专门为了通信而设计,因此电力线载波信道特性比较复杂,其中的一个重要问题就是多径传输。电力线信道的多径传输主要是由于接收端负载阻抗不匹配等原因导致。多径传输将导致信道的频率选择性衰落,无论是基于直接序列扩频的窄带电力线载波通信,还是基于OFDM技术的宽带载波电力线通信,都需要对信道的多径时延进行准确估计,以便采取相应的信号处理技术,改善系统通信性能。目前对于电力线载波信道多径时延的测量方法包括利用信号发生器、示波器等仪器设备进行测量,利用基于GPS标准时钟的相关法测量,以及基于OFDM的频域测量方法。此类测量方法的缺点在于:1、测试用的信号发生器、示波器等仪器价格昂贵且体积庞大,适合实验室测量,而不适合现场环境使用。2、需要利用GPS标准时钟进行定标,而现场环境中,电力线载波通信节点一般位于室内或者地下室配电间内,无法接收GPS信号。3、需要一次或者多次傅里叶变换/反变换,或者需要多次迭代,运算量较大,实现复杂度较高。

技术实现要素:
本发明的目的在于提供一种能够不需要标准时钟,可应用于地下室等室内环境、简单可行、精度和可靠性较高的电力线载波信道的多径时延测量方法。本发明提供的这种电力线载波信道的多径时延测量方法,包括如下步骤:S1.发送端构建一个具有自相关特性和互相关特性的伪随机序列组,该伪随机序列组包括依次连接的短伪随机序列、间隔时间序列和长伪随机序列,其中短伪随机序列用于数据同步,间隔时间序列持续的时间要求大于待测电力线信道的最大多径时延;长伪随机序列用于测量信道的多径时延测量;同时将发送端构建的伪随机序列组拷贝至接收端;S2.将步骤S1得到的伪随机序列组耦合进入待测电力线信道;S3.测量点在待测电力线上接收发送点发送的伪随机序列组中的短伪随机序列后,采用如下算式计算短伪随机序列的相关序列:y(τ)=Σk=1Kr(k)·s(k-τ)]]>式中y(τ)为相关序列,r(k)为测量点接收到的短伪随机序列;s(k)为发送端发送的短伪随机序列;K为经过上采样后的短伪随机序列总长度,K的取值需大于最大可能多径时延按采样率折算后的点数;-T≤τ≤T,T的取值需大于最大可能多径时延按采样率折算后的点数;S4.根据步骤S3得到短伪随机序列的相关序列,判定和获取相关序列中的相关峰,完成数据同步;S5.数据同步后,测量点接收发送点发送的伪随机序列组中的长伪随机序列,采用步骤S3算式计算长伪随机序列的相关序列;S6.根据步骤S5得到的长伪随机序列的相关序列,判定和获取相关序列中的各个峰值和最大值,并将相关序列中的最大值判定为主径相关峰,相关序列中除最大值外的其他峰值判定为各多径相关峰;S7.根据采样频率和步骤S6得到的主径相关峰、各多径相关峰在相关序列中的位置计算主径和各多径的到达时间差,即得到电力线载波通信的信道多径时延测量值。步骤S1所述的伪随机序列,可选m序列、GOLD序列,巴克码,或者其他具有良好自相关特性和互相关特性的伪随机序列。步骤S4所述的同步为一旦检测到短伪随机序列的相关序列的相关峰,则发出数据到达指示,完成数据同步。步骤S4和步骤S6所述的判定和获取相关序列中的相关峰值和最大值,具体包括如下步骤:步骤1)采用如下算式判定相关序列中的相关峰值:判定相关序列中的值满足如下算式:y(τ-1)≤y(τ)≥y(τ+1)且y(τ)≥Y;式中y(τ)为相关序列中某一项的值;Y为根据接收端信噪比和接收端的接收功率预先设定的判决门限值,判决门限设定公式为步骤2)将步骤1)中得到的相关序列中的相关峰值的最大值判定为相关序列中的最大值。步骤S7中所述的计算主径和各多径的到达时间差,具体为采用如下算式计算到达时间差:tn=(τ1-τn)/F式中tn为主径与第n条反射径的时间差,τ1为主径相关峰位置,τn为第n条反射径相关峰位置,F为过采样后伪随机序列的采样频率。本发明提供的这种电力线载波信道的多径时延测量方法,采用对电力线上发送伪随机序列、在接收端测量收到的伪随机序列、并对接收到的伪随机序列进行数据分析的方式获取电力线载波通信信道的多径时延,因此本发明不需要标准时钟源,因此不依赖于GPS时钟信号或其他时钟信号,应用范围广,而且本发明中对伪随机序列进行数据分析和处理的方法,运算直观、简单且快速,适用于各类型的应用场合,而且对硬件性能要求较低,因此搭载本发明方法的硬件装置体积下,成本低,适用于各类型的测量现场和测量场合。附图说明图1为本发明的方法流程示意图。图2为本发明的伪随机序列组的一种结构示意图。图3为搭载本发明的一种硬件平台的功能模块图。具体实施方式如图1所示为本发明的方法流程示意图:本发明提供的这种电力线载波信道的多径时延测量方法,包括如下步骤:S1.发送端构建一个具有自相关特性和互相关特性的伪随机序列组,该伪随机序列组包括依次连接的短伪随机序列、间隔时间序列和长伪随机序列,其中短伪随机序列用于数据同步,间隔时间序列持续的时间要求大于待测电力线信道的最大多径时延;长伪随机序列用于测量信道的多径时延测量;同时将发送端构建的伪随机序列组拷贝至接收端;伪随机序列可以采用m序列、GOLD序列或巴克码等现有的具有较好自相关特性和互相关特性的伪随机序列;S2.将步骤S1得到的伪随机序列组耦合进入待测电力线信道;S3.测量点在待测电力线上接收发送点发送的伪随机序列组中的短伪随机序列后,采用如下算式计算短伪随机序列的相关序列:y(τ)=Σk=1Kr(k)·s(k-τ)]]>式中y(τ)为相关序列,r(k)为测量点接收到的短伪随机序列;s(k)为发送端发送的短伪随机序列;K为经过上采样后的短伪随机序列总长度,K的取值需大于最大可能多径时延按采样率折算后的点数;-T≤τ≤T,T的取值需大于最大可能多径时延按采样率折算后的点数;S4.根据步骤S3得到短伪随机序列的相关序列,判定和获取相关序列中的相关峰,一旦检测到短伪随机序列的相关序列的相关峰,则向接收端逻辑控制单元发出数据到达指示,完成数据同步;S5.数据同步后,测量点接收发送点发送的伪随机序列组中的长伪随机序列,采用步骤S3的算式计算长伪随机序列的相关序列;S6.根据步骤S5得到的长伪随机序列的相关序列,判定和获取相关序列中的各个峰值和最大值,并将相关序列中的最大值判定为主径相关峰,相关序列中除最大值外的其他峰值判定为各多径相关峰;步骤S4和S6中所述的判定和获取相关序列中的相关峰值和最大值,具体包括如下步骤:步骤1)采用如下算式判定相关序列中的相关峰值:判定相关序列中的值满足如下算式:y(τ-1)≤y(τ)≥y(τ+1)且y(τ)≥Y;式中y(τ)为相关序列中某一项的值;Y为根据接收端信噪比和接收端的接收功率预先设定的判决门限值,判决门限设定公式为步骤2)将步骤1)中得到的相关序列中的相关峰值的最大值判定为相关序列中的最大值。S7.根据采样频率和步骤S6得到的主径相关峰、各多径相关峰在相关序列中的位置计算主径和各多径的到达时间差,即得到电力线载波通信的信道多径时延测量值。所述的计算主径和各多径的到达时间差,具体为采用如下算式计算到达时间差:tn=(τ1-τn)/F式中tn为主径与第n条反射径的时间差,τ1为主径相关峰位置,τn为第n条反射径相关峰位置,F为过采样后伪随机序列的采样频率。如图3所示为搭载本发明的一种硬件平台的功能模块图:如图所示为一种实施例的功能模块图;在该实施例中,发送端的装置包括依次串接的发送端上位机、发送端MCU单元、发送端逻辑控制单元、DAC单元、发送端低通滤波单元、功率放大器单元和发送端耦合器单元:发送端上位机用于显示系统的运行参数,也用于对系统设置参数和发出指令,同时用于产生伪随机序列组,发送端上位机通过网线与发送端MCU单元连接;发送端MCU用于接收伪随机序列组并传输给发送端逻辑控制单元进行缓存;发送端逻辑控制单元根据设定的模式将伪随机序列组送入DAC单元进行数模变换;DAC单元将伪随机序列组转换成模拟信号,送入发送端低通滤波单元;发送端低通滤波单元用于滤除伪随机序列组的噪声信号,并对伪随机序列组进行带宽限制;功率放大器单元用于对滤波和带宽限制后的伪随机序列组进行功率放大,并将放大后的信号传入发送端耦合器单元,最终将伪随机序列组耦合至待测电力线信道进行测试。而接收端的装置则包括依次串接的接收端耦合器单元、接收端低通滤波单元、低噪声放大器单元、VGA单元、ADC单元、接收端逻辑控制单元、接收端MCU单元和接收端上位机;接收端耦合器单元用于从待测电力线信道中拾取测试信号;接收端低通滤波器单元用于滤除接收信号的带外噪声;低噪声放大器单元用于将微弱的测试信号进行放大;VGA单元用于将测试信号电平范围调整至ADC的合适量程范围之内;ADC单元用于将测试信号进行模数转换;接收端逻辑控制单元用于获取测试信号的起始时间点、将测试信号进行缓存、并将测试信号上发给接收端MCU单元;接收端MCU单元用于将接收到的测试信号通过网口上发至发送接收端上位机;接收端上位机用于计算电力线载波信道的多径时延,并实时显示。以下结合一个具体实施例对本发明进行进一步说明:S1、产生测试用伪随机序列:发送端上位机单元产生13位巴克码作为短伪随机序列,产生2047长度的m序列作为长伪随机序列。对短伪随机序列和长伪随机序列进行波形成形,上采样处理和12比特的定点化定标处理;本实施例中码片速率为10Mbps,11倍过采样至110Mbps,因此经过波形成形和上采样处理后的短伪随机序列长度为143点,长伪随机序列长度为22517点。发送端上位机单元产生的短伪随机序列数据和长伪随机序列数据通过网络下发给发送端进行缓存;将发送端上位机单元的长伪随机序列数据拷贝至接收端上位机单元进行缓存。S2、测试信号发送:发送端将缓存的伪随机测试序列读出,并定时进行发送。具体为:发送端主控逻辑单元在发送脉冲指示下,每秒发送一次伪随机序列组,即发送端主控逻辑单元读取143点短伪随机序列依次送入DAC单元,然后产生10毫秒时间的间隔,最后从发送端读取22517点的长伪随机序列依次送入DAC单元,本次发送结束。DAC单元采样速率为110Mbps。S3、接收端数据同步:接收端利用短伪随机序列做数据同步。接收端高速数据处理卡的ADC单元开机后不间断的工作,对接收到的信号做相关运算,当检测到短伪随机序列的相关峰后向接收端主控逻辑单元发出数据到达指示。S4、接收端数据接收、缓存与上发:接收端主控逻辑单元收到数据到达指示后,延迟9毫秒后开始对ADC单元送过来的数据进行缓存。数据缓存时间持续10毫秒,共计1.1M的12比特数据。缓存的数据中包括了长伪随机序列前端的持续约1毫秒的空白数据、22517点的长伪随机序列数据,和后面约8.5毫秒的空白数据。接收端主控逻辑单元对数据缓存完毕后,再将数据通过网口上发给接收端上位机单元,并进入下一次测试的等待周期。S5、接收端数据处理、结果显示与保存:接收端上位机单元通过网口接收上发的测试数据,并与本地长伪随机序列做相关运算,计算出被测信道的多径时延结果,并进行结果显示与保存。相关运算方法为:y(τ)=Σk=1Kr(k)·s(k-τ)]]>其中,r(k)为包含长伪随机序列的接收数据;s(k)本地长伪随机序列;K为经过上采样后长伪随机序列的总长度,本优选实施例中,K等于22517。y(τ)为相关结果序列;-T≤τ≤T,T的取值需大于可能最大多径时延按采样率折算后的点数。主径和各多径的相关峰值判定方法为:y(τ-1)≤y(τ)≥y(τ+1)并且y(τ)≥Y,其中Y为设定的判决门限,y(τ)的最大值判定为主径相关峰。根据相关运算结果求解主径和各多径的到达时间差。主径和各多径的到达时间差计算方法为:tn=(τ1-τn)/F,其中,tn为主径与第n条反射径的时间差,τ1为主径相关峰位置,τn为第n条反射径相关峰位置,F为过采样后伪随机序列的采样频率,本优选实施例中,F为110MHz。
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1