帧内预测中处理2N×2N块的方法及其处理电路与流程

本申请是申请日为2011年3月11日，申请号为201180001059.7，发明名称为“n为大于四的正整数的帧内预测中处理2n×2n块的方法与相关处理电路”的申请的分案申请。

相关申请的交叉引用

本申请要求于2010年3月12日提交的第61/313,174号美国临时申请案的权益。本申请也要求于2011年3月9日提交的第13/044,489号美国申请案的权益。上述案件的内容可为本案之参考。

本发明的实施方式有关于视频编码，且特别有关于，帧内预测中处理2n×2n块的方法与相关处理电路，其中n为大于四的正整数。

背景技术：

当前宏块/块的预测块从已编码的图像样本中获得。预测块从当前宏块/块中减去，且减法的结果(即余数数据)，与译码器重复预测处理所需的信息一起，被压缩并传输至译码器。译码器创建相同的预测块，并将其加到译码的余数数据中。对于h.264中的帧内预测，传统4×4/8×8帧内预测模式具有九种预测模式，包含垂直预测模式(模式0)、水平预测模式(模式1)、直流预测模式(模式2)、对角左下预测模式(模式3)、对角右下预测模式(模式4)、垂直向右预测模式(模式5)、水平向下预测模式(模式6)、水平向左预测模式(模式7)、以及水平向上预测模式(模式8)。

然而，对于h.264中的传统16×16帧内预测模式，其仅具有四种预测模式，包含垂直预测模式(模式0)、水平预测模式(模式1)、直流预测模式(模式2)、以及平面预测模式(模式3)。另外，对于16×16块的帧内预测，预测模式信息与编码块模式(codedblockpattern，以下简称为cbp)信息一起编码于宏块种类(mb_type)语法元素中，且无论cbp是否为0，差值量化参数(deltaqp)都要被传输。此外，对每一4×4块边缘执行解块滤波操作。这样，当处理某些图像内容时，传统16×16帧内预测模式可能无法获得最优的编码效率与图像品质。

技术实现要素：

根据本发明的实施方式，提出帧内预测中处理2n×2n块的方法与相关处理电路，以改善整体编码性能与图像品质。

根据本发明的第一实施方式，揭露一种帧内预测中处理2n×2n块的方法。上述方法包含：利用帧内预测单元通过利用多个预测模式对上述2n×2n块执行帧内预测，以及产生分别对应于上述多个预测模式的多个帧内预测结果，其中n为大于四的正整数，以及上述多个预测模式的数量大于四；以及从上述多个帧内预测结果中决定目标帧内预测结果。

根据本发明的第二实施方式，揭露一种帧内预测中处理2n×2n块的方法。上述方法包含：通过利用多个预测模式对上述2n×2n块执行帧内预测，以及产生分别对应于上述多个预测模式的多个帧内预测结果，其中n为大于四的正整数，以及上述多个预测模式的数量大于四；从上述多个帧内预测结果中决定目标帧内预测结果；以及利用编码单元，通过参考从上述2n×2n块中的至少一邻近帧内预测块获取的预测模式，对对应于上述目标帧内预测结果的预测模式的模式信息执行预测编码。

根据本发明的第三实施方式，揭露一种帧内预测中处理2n×2n块的方法。上述方法包含：决定对应于上述2n×2n块的宏块种类信息以及cbp信息，其中n为大于四的正整数；以及利用编码单元产生仅将宏块种类信息以及上述cbp信息编码于其中的码字。

根据本发明的第四实施方式，揭露一种帧内预测中处理2n×2n块的方法。上述方法包含：利用检测单元检查对应于上述2n×2n块的cbp是否等于零，其中n为大于四的正整数；以及当cbp等于零时，不传输差值量化参数的信息。

根据本发明的第五实施方式，揭露一种帧内预测中处理块的方法。上述方法包含：检查上述块是否为2n×2n块，其中n为大于四的正整数；以及当上述块为2n×2n块时，利用解块滤波单元仅对上述2n×2n块的多个2n×2n块边缘执行解块滤波操作。

根据本发明的第六实施方式，揭露一种处理电路，用于在帧内预测中处理2n×2n块，处理电路包含帧内预测单元与决定单元。帧内预测单元用于通过利用多个预测模式对2n×2n块执行帧内预测，以及产生分别对应于上述多个预测模式的多个帧内预测结果，其中n为大于四的正整数，以及上述多个预测模式的数量大于四。决定单元耦接于上述帧内预测单元，用于从上述多个帧内预测结果中决定目标帧内预测结果。

根据本发明的第七实施方式，揭露一种处理电路，用于在帧内预测中处理2n×2n块，处理电路包含帧内预测单元、决定单元与编码单元。帧内预测单元用于通过利用多个预测模式对该2n×2n块执行帧内预测，以及产生分别对应于上述多个预测模式的多个帧内预测结果，其中n为大于四的正整数。决定单元耦接于帧内预测单元，用于从上述多个帧内预测结果中决定目标帧内预测结果。编码单元耦接于决定单元，用于通过参考上述2n×2n块中的至少一邻近帧内预测块的预测模式，对对应于上述目标帧内预测结果的预测模式的模式信息执行预测编码。

根据本发明的第八实施方式，揭露一种处理电路，用于在帧内预测中处理2n×2n块，上述处理电路包含宏块种类决定单元、cbp决定单元与编码单元。宏块种类决定单元用于决定对应于2n×2n块的宏块种类信息，其中n为大于四的正整数。cbp决定单元，用于决定对应于上述2n×2n块的cbp信息。编码单元耦接于上述宏块种类决定单元以及上述cbp决定单元，用于产生仅将宏块种类信息以及cbp信息编码于其中的码字。

根据本发明的第九实施方式，揭露一种处理电路，用于在帧内预测中处理2n×2n块，上述处理电路包含检测单元与控制单元。检测单元用于检查对应于2n×2n块的cbp是否等于零，其中n为大于四的正整数。控制单元耦接于检测单元，其中当cbp等于零时，控制单元不传输差值量化参数的信息。

根据本发明的第十实施方式，揭露一种处理电路，用于在帧内预测中处理块，处理电路包含检测单元与解块滤波单元。检测单元用于检查上述块是否为2n×2n块，其中n为大于四的正整数。解块滤波单元耦接于检测单元，其中当上述块为2n×2n块时，解块滤波单元仅对上述2n×2n块的多个2n×2n块边缘执行解块滤波操作。

附图说明

图1为根据本发明第一实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。

图2为根据本发明第二实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。

图3为与图2中所示的编码单元产生的码字关联的编码树的示意图。

图4为根据本发明第三实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。

图5为根据本发明第四实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。

请注意，以下预测模式仅用于描述的目的，并非作为本发明的限定。举例而言，本发明支持的帧内预测模式的帧内预测角度(angle)并非仅限定于下述段落所述的角度。

请参考图1，其为根据本发明第一实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。处理电路100可由编码器或译码器实施，并包含但不限于，帧内预测单元102，决定单元104，以及编码单元106。帧内预测单元102用于通过利用多个预测模式对2n×2n块执行帧内预测，以及产生分别对应于多个预测模式的多个帧内预测结果。请注意，n为大于四的正整数。举例而言，n等于8。因此，与使用四种预测模式的传统帧内预测模式不同，本发明实施方式提出的改进的16×16帧内预测模式具有多于四种的预测模式。帧内预测单元102采用的预测模式可包含起初由传统4×4/8×8帧内预测模式使用的八种预测模式以及起初由传统16×16帧内预测模式使用的一种预测模式。作为范例而并非限定，帧内预测单元102采用的预测模式可包含垂直预测模式(即传统4×4/8×8帧内预测模式中的模式0)，水平预测模式(即传统4×4/8×8帧内预测模式中的模式1)，直流预测模式(即传统4×4/8×8帧内预测模式中的模式2)，对角左下预测模式(即传统4×4/8×8帧内预测模式中的模式3)，平面预测模式(即传统16×16帧内预测模式中的模式3)，垂直向右预测模式(即传统4×4/8×8帧内预测模式中的模式5)，水平向下预测模式(即传统4×4/8×8帧内预测模式中的模式6)，水平向左预测模式(即传统4×4/8×8帧内预测模式中的模式7)，以及水平向上预测模式(即传统4×4/8×8帧内预测模式中的模式8)。因使用对角右下预测模式(即传统4×4/8×8帧内预测模式中的模式4)找到期望预测块的概率较低，即意味着使用通过对角右下预测模式定义的预测方向将较难预测到预测块，因此本发明将对角右下预测模式替换为起初由传统16×16帧内预测模式使用的平面预测模式以获得较佳编码性能。

然而，上述范例仅用于描述的目的，并非作为本发明的限定。即，对于改进的16×16帧内预测模式，只要采用的预测模式的数量大于四，就遵从本发明的精神。

处理电路100更包含决定单元104，耦接于帧内预测单元102，用于决定从帧内预测单元102获取的帧内预测结果中目标帧内预测结果(即目标预测块)。于帧内预测单元102通过利用上述九种预测模式，对16×16块执行帧内预测的情况下，从九种预测模式获取到九个帧内预测结果。接着，当特定帧内预测结果与待编码的16×16块之间的差具有最小值时，决定单元104从帧内预测结果中选择特定帧内预测结果作为目标帧内预测结果，并通过目标帧内预测结果的预测模式设置16×16块的预测模式。

如上文所述，对于传统16×16帧内预测模式，预测模式信息将与cbp信息一起编码于宏块种类(mb_type)语法元素中。在本发明实施方式提出的改进的16×16帧内预测模式中，采用预测编码机制。如图1所示，处理电路100也包含编码单元106，耦接决定单元104，用于对对应于目标帧内预测结果(即目标预测块)的预测模式的模式信息执行预测编码。预测编码的范例包含参考2n×2n块(例如16×16块)中的至少一邻近帧内预测块的一个或多个预测模式。待编码的2n×2n块的预测模式的选择应被传输，且其潜在需要大量比特。然而，邻近块的预测模式的相关性很高。因此，采用预测编码机制以降低传输比特的数量。在本实施方式中，邻近16×16块的两个预先编码的帧内预测块的预测模式用于编码16×16块的预测模式，其中预先编码的帧内预测块可为4×4帧内预测块，8×8帧内预测块，或16×16帧内预测块。因此，对应于目标帧内预测结果的预测模式可由决定单元104利用以预测2n×2n块(例如16×16块)的至少一邻近帧内预测块的预测模式。请注意，无论帧内预测单元是否于16×16帧内预测模式中使用超过四个预测模式，当对应于16×16块的目标帧内预测结果的模式信息被预测编码时，就遵从本发明的精神。编码单元106可采用任意可用预测编码机制以编码预测模式信息。所属技术领域内具有通常知识者可轻易理解编码单元106采用的预测编码机制的细节，故为简洁起见详细描述在此不再赘述。

请参考图2，其为根据本发明第二实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。处理电路200可实现于编码器或译码器中，并包含但不限于，宏块种类决定单元202，cbp决定单元204，以及编码单元206。宏块种类决定单元202用于决定对应于2n×2n块的宏块种类信息i_mb_type，其中n为大于四的正整数。cbp决定单元204用于决定对应于2n×2n块的cbp信息i_cbp。举例而言，n等于8，且2n×2n块为16×16块。

如上文所述，对于传统16×16帧内预测模式，预测模式信息将与cbp信息一起编码于宏块种类(mb_type)语法元素中。在本发明实施方式提出的改进的16×16帧内预测模式中，仅cbp信息编码于mb_type语法元素中，以及预测模式信息未编码于mb_type语法元素中。如图2所示，处理电路200更包含编码单元206，耦接于宏块种类决定单元202以及cbp决定单元204，用于产生码字cw，其仅将宏块种类信息i_mb_type与cbp信息i_cbp编码于其中。作为范例而并非限定，编码单元206通过对宏块种类信息i_mb_type与cbp信息i_cbp执行可变长度编码(variablelengthcoding，vlc)以产生码字cw。

请参考图3，其为与图2中所示的编码单元206产生的码字关联的编码树300的示意图。如图所示，当块为4×4/8×8帧内预测块时，将码字cw赋值为“0”；当块为16×16帧内预测块，色度(chroma)cbp等于0，且亮度(luma)cbp等于0时，将码字cw赋值为“100”；当块为16×16帧内预测块，色度cbp等于0，且亮度cbp等于1时，将码字cw赋值为“101”；当块为16×16帧内预测块，色度cbp等于1，且亮度cbp等于0时，将码字cw赋值为“1100”；当块为16×16帧内预测块，色度cbp等于2，且亮度cbp等于0时，将码字cw赋值为“1101”；当块为16×16帧内预测块，色度cbp等于1，且亮度cbp等于1时，将码字cw赋值为“1110”；当块为16×16帧内预测块，色度cbp等于2，且亮度cbp等于1时，将码字cw赋值为“11110”；以及当采用无损pcm代表模式时，将码字cw赋值为“11111”。请注意，赋值的码字的码字长度可反比(inverselyproportional)于宏块种类信息i_mb_type与cbp信息i_cbp的组合的出现概率，以改善编码效率。

请参考图4，其为根据本发明第三实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。处理电路400可实现于编码器或译码器中，并包含但不限于，检测单元402与控制单元406。检测单元402用于检查对应于2n×2n块的cbp是否等于零，其中n为大于四的正整数。举例而言，n等于8，且2n×2n块为16×16块。如上文所述，无论cbp是否为0，差值量化参数(deltaqp)应根据传统16×16帧内预测设计而传输。然而，当cbp等于零时，其意味着预测块与2n×2n块(例如16×16块)之间的余数的所有dct系数皆为0。这样，因不必调整量化步幅，不应传输差值qp的信息以调整qp。为解决上述问题，处理电路400更包含耦接于检测单元402的控制单元406，其中当发现cbp等于零时(即亮度cbp与色度cbp皆等于0时)控制单元406不传输差值qp的信息。

请参考图5，其为根据本发明第四实施方式的用于在帧内预测中处理2n×2n块的处理电路的框图。处理电路500可实现于编码器或译码器中，并包含但不限于，检测单元502与解块滤波单元（de-blockingfilteringunit）504。如上文所述，根据传统16×16帧内预测设计，对每个4×4块边缘执行解块滤波操作。为解决此问题以获得更优的图像品质，使用检测单元502以检查待处理的块是否为2n×2n块，其中n为大于四的正整数。举例而言，n等于8，以及因此检测单元502检查待处理的块是否为16×16块。对于耦接于检测单元502的解块滤波单元504，当检测单元502侦测到块为2n×2n块时，其仅对2n×2n块的2n×2n块边缘执行解块滤波操作。举例而言，当检测单元502发现待处理的块为16×16块时，解块滤波单元504仅对16×16块的16×16块边缘执行解块滤波操作。

简而言之，通过使用上述对传统16×16帧内预测设计的至少一改进，可改善编码效率及/或图像品质。