技术总结
本发明公开了一种具有Camera Link接口的FPGA系统，该系统包括：锁相环，用于将输入的预设时钟生成像素时钟和像素时钟的7倍频时钟；数据格式转换器，用于输出固定数据，及将输入的28位并行数据重新排列后输出目标数据；输出并串转换装置，用于在像素时钟和像素时钟的7倍频时钟作用下，将目标数据和固定数据按照7:1的数据位宽转换比率转换后输出差分数据和差分时钟，差分时钟和差分数据符合Camera Link标准协议的规定；锁相环的输出端与输出并串转换装置的第一输入端相连接，数据格式转换器的输出端与输出并串转换装置的第二输入端相连接。该系统中无需在IP核中定制Camera Link协议，可移植性更高。
技术研发人员：宋昱华;姚毅
受保护的技术使用者：凌云光技术集团有限责任公司
文档号码：201611019908
技术研发日：2016.11.17
技术公布日：2017.02.22