一种基于同步处理的TDD‑LTE上行信号场强测量仪的制作方法

本实用新型涉及TDD-LTE上行信号场强测量仪领域。

背景技术：

TDD-LTE上行信号场强测量仪用于测量TDD-LTE手机发射的上行信号强度。由于TDD-LTE采用了时间隙划分的方式区分上行信号(受激发射，基站接收)与下行信号(基站发射，手机接收)的发射时间，所以现有TDD-LTE上行信号场强测量仪必须通过检测基站下行信号并获得与手机上行发射时隙的同步，实现针对TDD-LTE手机上行发射时隙的场强测量。

现有TDD-LTE上行信号场强测量仪原理框图如图1所示。其中TDD-LTE基带同步电路用于接收解调基站下行信号，给出上行同步指示信号。TDD-LTE上行场强测量电路根据上行同步指示信号给出的时间窗口，在对应的时间段做上行信号功率测量，并给出上行场强测量输出。

当现有TDD-LTE上行信号场强测量仪所处的位置能够收到满足最低解调强度要求的基站下行信号时，其测量电路才能正常工作。然而在实际使用中，TDD-LTE上行信号场强测量仪通常处于楼宇楼梯间、过道、电梯等位置，基站信号收到严重遮蔽，导致其下行接收同步失效，进而无法完成上行时隙场强测量。

技术实现要素：

本实用新型所要解决的技术问题是提供一种基于同步处理的TDD-LTE上行信号场强测量仪，目的在于解决现有场强测量仪因收到的基站下行信号过弱导致基带同步失效，进而无法完成上行时隙场强测量的问题。

本实用新型解决上述技术问题的技术方案如下：一种基于同步处理的TDD-LTE上行信号场强测量仪，它包括高精度时钟电路、基带同步电路、同步处理电路和上行场强测量电路；

所述高精度时钟电路的高稳时钟信号输出端与同步处理电路的高稳时钟信号输入端连接；

基带同步电路接收解调TDD-LTE基站的下行信号，基带同步电路的上行同步信号输出端与同步处理电路的上行同步信号输入端连接，基带同步电路的锁定指示信号输出端与同步处理电路的锁定指示信号输入端连接；

同步处理电路的同步指示信号输出端与上行场强测量电路的同步指示信号输入端连接；

所述同步处理电路接收上行同步信号和高稳时钟信号进行累加计数后生成计数值，根据上行同步信号的上升沿和下降沿生成上升沿位置锁存器值和下降沿位置锁存器值，并根据上升沿位置锁存器值、下降沿位置锁存器值和计数值输出高/低电平，根据锁定指示信号、上行同步信号和高/低电平生成同步信号并输出；

上行场强测量电路输出上行场强测量信号。

本实用新型的有益效果是：本实用新型提出的场强测量仪依靠高精度时钟的同步保持能力，在场强测量仪因收到的基站下行信号过弱而导致基带同步失效的情况下，通过高精度时钟维持同步指示信号的输出，并在一段时间内保证其同步指示精度，从而克服TDD-LTE上行信号场强测量仪在楼宇楼梯间、过道、电梯等位置因基站信号收到严重遮蔽而功能失效的问题。

在上述技术方案的基础上，本实用新型还可以做如下改进。

进一步，所述高精度时钟电路采用SA.3Xm微型铷钟或SA.45s芯片级原子钟实现。

进一步，所述高精度时钟电路采用HJ5441LM GPS驯服时钟实现，且所述高精度时钟电路外接GPS天线。

进一步，所述高精度时钟电路的精度为±10ppd。

进一步，所述基带同步电路采用TDD-LTE基带同步电路实现。

进一步，所述基带同步电路输出的锁定指示信号用于指示基站的下行信号的解调状态，当下行信号强度符合要求，成功解调出下行信息时，该锁定指示信号为高电平；当下行信号强度低时，无法正常解调，该锁定指示信号为低电平。

进一步，所述同步处理电路包括循环计数器、寄存锁存电路、同步信号生成器和同步切换开关；

所述循环计数器的上行同步信号输入端与基带同步电路的上行同步信号输出端连接；循环计数器的高稳时钟信号输入端与高精度时钟电路的高稳时钟信号输出端连接；循环计数器的循环计数信号输出端与寄存锁存电路的循环计数信号输入端连接；寄存锁存电路的上行同步信号输入端与基带同步电路的上行同步信号输出端连接；寄存锁存电路的锁定指示信号的输入端与基带同步电路的锁定指示信号输出端连接；寄存锁存电路的周期信号输出端与循环计数器的周期信号输入端连接；寄存锁存电路的同步信号输出端与同步信号生成器的同步信号输入端连接，同步信号生成器的同步信号输出端与同步切换开关的同步信号输入端连接，同步切换开关的锁定指示信号输入端与基带同步电路的锁定指示信号输出端连接，同步切换开关的上行同步信号输入端与基带同步电路的上行同步信号输出端连接。

进一步，所述寄存锁存电路包括上升沿位置寄存器、上升沿位置锁存器、下降沿位置寄存器、上升沿位置锁存器、周期长度寄存器和周期锁存器；

所述上升沿位置寄存器接收上行同步信号，上升沿位置寄存器的上升沿位置寄存器值信号输出端同时与上升沿位置锁存器的上升沿位置寄存器值信号输入端和同步切换开关的寄存器值输入端连接；

所述上升沿位置锁存器接收锁定指示信号和上升沿位置寄存器值，上升沿位置锁存器的上升沿位置锁存器值信号输出端与同步信号生成器的上升沿位置锁存器值信号输入端连接；

所述下降沿位置寄存器接收上行同步信号，下降沿位置寄存器的下降沿位置寄存器值信号输出端同时与下降沿位置锁存器的下降沿位置寄存器值信号输入端连接和同步切换开关的寄存器值输入端；

所述下降沿位置锁存器接收锁定指示信号和下降沿位置寄存器值，下降沿位置锁存器的下降沿位置锁存器值信号输出端与同步信号生成器的下降沿位置锁存器值信号输入端连接；

所述周期长度寄存器接收上行同步信号，周期长度寄存器的周期长度寄存器值信号输出端同时与周期锁存器的周期长度寄存器值信号输入端连接和同步切换开关的寄存器值输入端；

所述周期锁存器接收上行同步信号，周期锁存器的周期锁存器值信号输出端与循环计数器的周期锁存器值信号输入端连接。

进一步，所述上行场强测量电路在基带信号或中频信号上进行场强测量，当进行基带测量时采用直接下变频接收电路实现，当进行中频测量时采用混频下变频接收电路实现。

进一步，所述直接下变频接收电路采用AD9361射频收发芯片实现。

附图说明

图1为现有TDD-LTE上行信号场强测量仪的原理示意图；

图2为本实用新型实施例所述的基于同步处理的TDD-LTE上行信号场强测量仪的原理示意图；

图3为本实用新型实施例所述的同步处理电路3的电路图。

附图中，各标号所代表的部件列表如下：

1、高精度时钟电路，2、基带同步电路，3、同步处理电路，3-1、循环计数器，3-2、上升沿位置寄存器，3-3、上升沿位置锁存器，3-4、下降沿位置寄存器，3-5、下降沿位置锁存器，3-6、周期长度寄存器，3-7、周期锁存器，3-8、同步信号生成器，3-9、同步切换开关，4、上行场强测量电路。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

实施例1

如图1所示，本实施例提出了一种内置高精度时钟的TDD-LTE上行信号场强测量仪，该测量仪包括高精度时钟电路1、基带同步电路2、同步处理电路3和上行场强测量电路4：

所述高精度时钟电路1的高稳时钟信号输出端与同步处理电路3的高稳时钟信号输入端连接。

高精度时钟电路1负责向同步处理电路3提供高稳时钟，并在失去TDD-LTE下行基带同步的情况下，提供高精度时间基准以维持同步信号的运行。高精度时钟基于原子钟或GPS驯服时钟实现，当采用GPS驯服时钟实现时，高精度时钟电路1需要外接GPS天线。高稳时钟信号一般为10MHz时钟信号，也可采用其他频率值。TDD-LTE终端的时隙长度为500μs，为保证上行时隙的测量精度，一般要求时隙同步误差不大于±25μs，通常一次TDD-LTE终端的测量工作需要持续40分钟，则高稳时钟的精度需优于：±1×10^-8，即±10ppd。

根据系统±10ppd的时钟精度要求，原子钟使用铷原子钟即可满足要求，可选用SA.3Xm微型铷钟或SA.45s芯片级原子钟；如使用GPS驯服时钟，可选用HJ5441LM GPS驯服时钟。

所述基带同步电路2接收解调TDD-LTE基站的下行信号，基带同步电路2的上行同步信号输出端与同步处理电路3的上行同步信号输入端连接，基带同步电路2的锁定指示信号输出端与同步处理电路3的锁定指示信号输入端连接。

基带同步电路2采用定制的TDD-LTE终端模块或专用电路实现，负责接收解调TDD-LTE基站的下行信号，并根据解调出的信息输出上行同步信号及锁定指示信号。上行同步信号是一个与基站上行时隙时间对应的方波信号，其上升沿对应上行时隙的开始，下降沿对应上行时隙的阶数。锁定指示信号用于指示基站的下行信号的解调状态，当下行信号强度满足要求，成功解调出下行信息时，该信号为高电平；当下行信号强度过低时，无法正常调节，该信号为低电平。

所述同步处理电路3的同步指示信号输出端与上行场强测量电路4的同步指示信号输入端连接。

同步处理电路3负责接收来自基带同步电路2的锁定指示信号、上行同步信号以及来自高精度时钟电路1的高稳时钟信号，输出合成同步指示信号。合成同步信号不受基站下行信号强度影响，能始终输出符合同步精度要求的指示信号。

所述同步处理电路3接收上行同步信号和高稳时钟信号进行累加计数后生成计数值，根据上行同步信号的上升沿和下降沿生成上升沿位置锁存器值和下降沿位置锁存器值，并根据上升沿位置锁存器值、下降沿位置锁存器值和计数值输出高/低电平，根据锁定指示信号、上行同步信号和高/低电平生成同步信号并输出。

上行场强测量电路4输出上行场强测量信号。

上行场强测量电路4接收来自同步处理电路3的合成同步指示信号，根据信号指示的时间窗，对接收到的上行信号进行场强测量，给出上行场强测量输出。测量在基带信号或中频信号上进行，基带测量采用直接下变频接收电路，直接下变频接收电路结构简单，集成度高，可选用AD9361射频收发芯片实现；中频测量采用混频下变频接收电路实现。

优选的，如图3所示，所述同步处理电路3包括循环计数器3-1、寄存锁存电路、同步信号生成器3-8和同步切换开关3-9；

所述循环计数器3-1的上行同步信号输入端与基带同步电路2的上行同步信号输出端连接；循环计数器3-1的高稳时钟信号输入端与高精度时钟电路1的高稳时钟信号输出端连接；循环计数器3-1的循环计数信号输出端与寄存锁存电路的循环计数信号输入端连接；寄存锁存电路的上行同步信号输入端与基带同步电路2的上行同步信号输出端连接；寄存锁存电路的锁定指示信号的输入端与基带同步电路2的锁定指示信号输出端连接；寄存锁存电路的周期信号输出端与循环计数器3-1的周期信号输入端连接；寄存锁存电路的同步信号输出端与同步信号生成器3-8的同步信号输入端连接，同步信号生成器3-8的同步信号输出端与同步切换开关3-9的同步信号输入端连接，同步切换开关3-9的锁定指示信号输入端与基带同步电路2的锁定指示信号输出端连接，同步切换开关3-9的上行同步信号输入端与基带同步电路2的上行同步信号输出端连接。

所述寄存锁存电路包括上升沿位置寄存器3-2、上升沿位置锁存器3-3、下降沿位置寄存器3-4、上升沿位置锁存器3-3、周期长度寄存器3-6和周期锁存器3-7；

所述上升沿位置寄存器3-2接收上行同步信号，上升沿位置寄存器3-2的上升沿位置寄存器值信号输出端同时与上升沿位置锁存器3-3的上升沿位置寄存器值信号输入端和同步切换开关3-9的寄存器值输入端连接；

所述上升沿位置锁存器3-3接收锁定指示信号和上升沿位置寄存器值，上升沿位置锁存器3-3的上升沿位置锁存器值信号输出端与同步信号生成器3-8的上升沿位置锁存器值信号输入端连接；

所述下降沿位置寄存器3-4接收上行同步信号，下降沿位置寄存器3-4的下降沿位置寄存器值信号输出端同时与下降沿位置锁存器3-5的下降沿位置寄存器值信号输入端连接和同步切换开关3-9的寄存器值输入端；

所述下降沿位置锁存器3-5接收锁定指示信号和下降沿位置寄存器值，下降沿位置锁存器3-5的下降沿位置锁存器值信号输出端与同步信号生成器3-8的下降沿位置锁存器值信号输入端连接；

所述周期长度寄存器3-6接收上行同步信号，周期长度寄存器3-6的周期长度寄存器值信号输出端同时与周期锁存器3-7的周期长度寄存器值信号输入端连接和同步切换开关3-9的寄存器值输入端；

所述周期锁存器3-7接收上行同步信号，周期锁存器3-7的周期锁存器值信号输出端与循环计数器3-1的周期锁存器值信号输入端连接。

本实施例中，循环计数器3-1在高稳时钟的驱动下做累加计数，当上行同步信号有效时，循环计数器3-1的计数值在每个上行同步信号的上升沿被同步复位为0。当上行同步信号无效时，循环计数器3-1的计数值在越过周期设定值时复位为0。

上升沿寄存器在每个上行同步信号的上升沿锁存循环计数器3-1的计数值到上升沿位置寄存器3-2；下降沿寄存器在每个上行同步信号的下降沿锁存循环计数器3-1的计数值到下降沿位置寄存器3-4；周期长度寄存器3-6在每个上行同步信号的上升沿锁存循环计数器3-1的计数值到周期长度寄存器3-6。

当锁定指示信号有效时，上升沿位置锁存器3-3在每个上行同步信号的上升沿锁存上升沿位置寄存器值到上升沿位置锁存器3-3；下降沿位置锁存器3-5在每个上行同步信号的上升沿锁存下降沿位置寄存器值到下降沿位置锁存器3-5；周期锁存器3-7在每个上行同步信号的上升沿锁存周期长度寄存器值到周期锁存器3-7。

同步信号生成器3-8在循环计数器3-1计数值大于等于上升沿位置锁存器值、小于下降沿位置锁存器值时输出高电平，其余时候输出低电平。

同步切换开关3-9在锁定指示信号有效时输出来自基带同步模块的上行同步信号，当锁定指示信号无效时，输出同步信号生成器3-8的输出信号。同步切换开关3-9的输出即为合成同步信号输出。

TDD-LTE的基带同步信号周期最大为10ms，当高稳时钟频率为10MHz时，循环计数器3-1周期最大为100000，循环计数器3-1及各寄存器、锁存器的位数不低于17bit。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。