用于使均衡电路能够自适应的电路的制作方法

本申请大体上涉及集成电路器件，具体而言，涉及使均衡器电路能够自适应(adaption)的电路和方法。

背景技术：

在许多通信系统中，高速串行通信是一种重要的功能。连续时间线性均衡器(CTLE)是接收器系统中用于高速串行连接通信的必备电路。通过相对于接收到的信号的低频成分适当地对高频成分进行整形，CTLE可以在模拟域中进行均衡。这种模拟域的均衡对于在模拟域或数字域中的任何必要的后续均衡或检测都是有帮助的。需要对CTLE进行自适应，从而针对各种操作条件提供合适的高频整形。

CTLE通常具有两个阶段，其中一个阶段的目标是中频段频率的整形，，而另一阶段的目标是奈奎斯特频率附近的频率。许多CTLE电路与判决反馈均衡器(DFE)电路一起实施。传统的CTLE自适应电路通过检查信号的过零特征(处于非DFE模式)或者检查DFE抽头的尾部(处于DFE模式)来控制高频整形，其中DFE抽头(tap)被用于在CTLE的阶段之后取消后游标(post-cursor)ISI。也就是说，DFE抽头的尾部代表了在CTLE的阶段之后的信号的中频段频率成分的指示。

然而，传统的CTLE实现具有相当显著的缺点。例如，过零信息需要过采样时钟，而过采样时钟在高数据速率下会消耗功率。而且，在模拟域或者数字域的DFE均衡需要相当大的功率以达到期望的高数据速率。最后，在时间域的基于DFE抽头的CTLE自适应与DFE自适应相关联，这可能会导致CTLE自适应与DFE自适应之间的相互作用，从而致使接收器不稳定，或者拖累误比特率(BER)性能。

因此，需要能够使均衡器电路能够自适应并且能够克服传统电路缺点的电路和方法。

技术实现要素：

本实用新型描述了一种用于使均衡电路能够自适应的电路。所述电路包括：连续时间线性均衡器，其被配置为接收输入数据信号，并生成均衡的输入数据信号；判决电路，其被配置为接收所述均衡的输入数据信号，其中所述判决电路生成所述输入数据信号的估计；信道估计电路，其被配置为接收所述输入数据信号的估计和误差信号，以生成等效信道的冲激响应估计；频率响应计算电路，其被配置为接收所述等效信道的冲激响应估计，并生成信道频率响应；以及连续时间线性均衡器控制电路，其被配置为接收所述信道频率响应，并生成用于控制所述连续时间线性均衡器的CTLE自适应信号。

在一些实施例中，所述频率响应计算电路计算与所述等效信道相关的直流频率响应和奈奎斯特频率响应。

在一些实施例中，所述连续时间线性均衡器控制电路被配置为从所述频率响应计算电路接收所述直流频率响应和所述奈奎斯特频率响应。

在一些实施例中，所述连续时间线性均衡器控制电路计算第一CTLE自适应信号，所述第一CTLE自适应信号基于所述等效信道的奈奎斯特频率响应与直流频率响应之间的比率控制所述连续时间线性均衡器在奈奎斯特频率附近的频率整形。

在一些实施例中，所述频率响应计算电路计算与所述等效信道相关的中频段频率响应。

在一些实施例中，所述连续时间线性均衡器控制电路计算第二CTLE自适应信号，所述第二CTLE自适应信号基于所述等效信道的中频段频率响应与直流频率响应之间的比率控制所述连续时间线性均衡器在中频段频率附近的频率整形。

在一些实施例中，所述电路还包括累加和低通滤波电路，其被配置为接收所述误差信号与在所述连续时间线性均衡器的输出生成的所述均衡的输入数据信号之间的相关性，以生成所述等效信道的冲激响应估计。

在一些实施例中，所述信道估计电路包括判决反馈均衡器自适应电路，其被配置为接收所述误差信号和数据信号，并生成判决反馈均衡器的系数，其中所述等效信道的冲激响应估计包括所述判决反馈均衡器的系数。

在一些实施例中，所述电路还包括ADC电路，其被配置为接收在所述连续时间线性均衡器的输出生成的所述均衡的输入数据信号，并生成ADC采样，其中所述信道估计电路被配置为接收所述ADC采样和所述输入数据信号的估计，并生成所述等效信道的冲激响应估计。

在一些实施例中，所述信道估计电路包括ADC采样估计电路，其被配置为接收所述输入数据信号的估计和所述等效信道的冲激响应估计。

本实用新型还描述了一种用于使均衡电路能够自适应的方法。所述方法包括：对输入数据信号进行均衡，以生成均衡的输入数据信号；生成所述输入数据信号的估计；基于所述输入数据信号的估计以及误差信号，计算等效信道的冲激响应估计；基于所述冲激响应估计，计算信道频率响应；以及基于所述信道频率响应，计算CTLE自适应信号，以用于控制所述连续线性均衡器。

通过考虑下文中的具体实施方式和权利要求，可以了解到其它的特征。

附图说明

图1是一种集成电路器件的框图，其中该集成电路器件具有用于接收数据的接收器；

图2是用于使均衡器电路能够自适应的电路的框图；

图3是图2所示电路的更详细的框图；

图4是具有模拟DFE电路的用于使均衡器电路能够自适应的电路的框图；

图5是图4所示电路的更详细的框图；

图6是具有模数转换器的用于使均衡器电路能够自适应的电路的框图；

图7是流程图，其展示了使均衡器电路能够自适应的方法；以及

图8是流程图，其展示了生成使CTLE能够自适应的信号的方法。

具体实施方式

在下文中描述的电路和方法涉及用于低功率串行解串器(SerDes)应用的CTLE自适应技术。这些电路和方法不需要过采样时钟，以及在某些实现中，不需要DFE电路。CTLE自适应是基于等效信道估计和对应的频率响应计算。这些电路和方法可以估计等效信道冲激响应，并且计算在直流、半奈奎斯特频率和奈奎斯特频率处的频率响应，而其中CTLE自适应是基于半奈奎斯特频率和直流频率的频率响应之间的比率，以及奈奎斯特频率和直流频率的频率响应之间的比率。这种电路和方法节约了功率并导致较少的自适应波动，并且因此在接收器内具有较小的噪声。

虽然说明书中包括限定了被认为具有新颖性的本实用新型一种或多种实施方式的特征的权利要求，但是可以确信的是，通过考虑说明书并结合附图，能够更好的理解所述电路或方法。尽管披露了各种电路或方法，可以理解的是，所述电路和方法仅仅是示例性的实用新型配置，并且可以被以各种形式具体化。因此，在此披露的说明书中的详细结构和功能性细节并非理解为限制性的，而仅仅是作为权利要求的基础，以及作为指导本领域技术人员以各种方式将本实用新型配置实际用于任意合适的细节结构的代表性基础。而且，在此使用的术语和短语并非旨在限制，而是提供对所述电路和方法的可理解的描述。

首先参照图1，其展示了集成电路器件101的框图，其中集成电路器件101具有用于接收数据的接收器电路。。具体而言，输入/输出端口102被耦接于控制电路104，控制电路104可以控制具有配置存储器108的可编程资源106。通过配置控制器110将配置数据提供给配置存储器108。该配置数据可以使可配置逻辑元件109进行操作。虽然将CLE作为一种可编程资源示例性地示出，但是应当理解的是也可以应用其它的电路元件。存储器112被耦接于控制电路104和可编程资源106。接收器电路114可以被耦接于控制电路104、可编程资源106和存储器112，并可通过I/O端口116接收来自于集成电路器件的信号。其它I/O端口也可以被耦接于集成电路器件的电路，例如如图所示，I/O端口118被耦接于控制电路104。下面详述的电路和方法可以通过图1电路中的各种元件，尤其是接收器电路114来实现。

现参照图2，其展示了用于使均衡器电路能够自适应的电路的框图。具体而言，发送器202通过信道204发送数据，其中所述数据由接收器电路114接收。该接收器电路114包括自动增益控制(AGC)和CTLE电路206，其被耦接以接收输入数据，其中与发送给接收器的数据有关的等效信道207由发送器202、信道204以及AGC/CTLE电路206所限定。该AGC/CTLE电路206的输出被耦接于限幅电路(slicer circuit)208，其又被称为判决电路。需要注意的是，限幅电路208既包括用于生成判决的数据限幅器，又包括用于生成误差信号的误差限幅器。限幅电路可以生成表示估计数据的判决，其中该估计数据与接收到的输入数据的值有关，例如输入数据是逻辑0还是逻辑1，此外限幅电路还生成误差信号。由限幅电路生成的输出数据和误差信号被耦接于信道估计电路210，该信道估计电路210可以生成冲激响应，而该冲激响应被耦接于CTLE自适应电路214。CTLE自适应电路214基于冲激响应生成频率响应，并调整AGC/CTLE电路206中的CTLE的运行。关于CTLE自适应电路运行的补充细节将参照图3进行更详细的描述。

现在参照图3，其展示了图2电路的更详细的框图。具体而言，AGC/CTLE电路206包括连续时间线性均衡器，连续时间线性均衡器可以在输入304接收输入数据信号(输入数据)，并可以在输出306生成均衡的输入数据信号x。均衡的输入数据信号x被提供给限幅电路208的输入308，其中判决输出d_k被耦接于信道估计电路210并被用于生成被采样的等效信道的估计。限幅电路在输出310的判决输出d_k表示输入数据的估计，并被耦接于多个延迟元件312、314和316。判决输出d_k被耦接于乘法器(multiplier)318，而每个延迟元件的延迟的判决输出被耦接于相应的乘法器320、322和324。更具体地说，判决输出d_k被耦接于延迟元件312的输入326和乘法器318的输入328。在延迟元件312的输出330生成的延迟的判决输出被耦接于延迟元件314的输入332和乘法器320的输入334。进一步的，在延迟元件314的输出336生成的延迟的判决输出被耦接于延迟元件316的输入338和乘法器322的输入340。最后，在输出342生成的延迟的判决输出被耦接于乘法器324的输入344。

在限幅电路的输出345生成的误差信号e_k被耦接于各个乘法器。更具体地说，误差信号e_k被耦接于延迟元件348的输入346，而该延迟元件348的输出350被耦接于乘法器318的输入352。误差信号e_k表示与均衡的输入数据信号x相关的估计误差，并且其还被耦接于其它乘法器320-324中的每一个。也就是说，误差信号e_k被耦接于乘法器320的输入354、乘法器322的输入356和乘法器324的输入357。乘法器输出360-365是误差信号和数据信号之间的相关性(correlation)的估计。输出360-365还被耦接于累加和低通滤波电路373的相应输入366-372，在累加和低通滤波电路373可以生成误差信号和数据信号的平均乘积，而平均乘积是信道冲激响应的指示。

通过对估计的数据信号和误差信号之间的相关性进行累加和低通滤波，累加和低通滤波电路373可以生成等效信道的估计，其被表示为h_-1，h₀,h₁,h₂和h₃，其中h_-1是估计的第一前游标抽头(tap)，h₀是主游标抽头，其被归一化为1，而h₁、h₂和h₃是估计的后游标抽头。等效信道是发送器202、信道204和AGC/CTLE电路206的组合。等效信道的冲激响应估计h_-1，h₀,h₁,h₂和h₃分别在输入376-380处被耦接于频率响应计算电路374。在输出384生成的等效信道的信道频率响应估计被耦接于CTLE控制电路388的输入386。在CTLE控制电路388的输出390生成的CTLE控制信号被耦接于数模转换器(DAC)电路394的输入392。在DAC电路394的输出396处的模拟CTLE控制信号被耦接于AGC/CTLE电路206。将于下文详细描述的CTLE控制信号可以控制CTLE的运行以提供合适的均衡。

以下等式给出了在累加和低通滤波电路373的输出生成的等效信道的冲激响应估计：

通过频率响应计算电路374可以用以下等式计算出直流(DC)和奈奎斯特(nyq)频率响应：

dc＝|h_-1+h₀+h₁+h₂+h₃|；以及

nyq＝|h_-1-h₀+h₁-h₂+h₃|.

可以用以下等式计算出中频段频率，例如半-奈奎斯特频率：

x＝h_-1-h₁+h₂+h₃；

y＝h₀-h₂+h₃；

其中所述半-奈奎斯特频率(nyq_half)响应是

nyq_half＝sqrt(x²+y²).

需要注意的是，直流频率、奈奎斯特频率和半-奈奎斯特频率是公知的。其中，当波特率为f₀时，直流频率为0Hz，奈奎斯特频率为f₀/2Hz，而半-奈奎斯特频率f₀/4Hz。信道的直流频率响应、奈奎斯特频率响应和半-奈奎斯特频率响应的计算可以用硬件或软件在运算电路中执行，或者使用例如图1的元件的硬件和软件组合的电路中执行。

通过CTLE控制电路388并使用如下等式，可以计算出与奈奎斯特频率相关的自适应误差：

f_l＝th_l*dc且f_h＝th_h*dc；

其中th_l和th_h为可编程阈值，而如下等式给出了由CTLE控制电路388生成的自适应误差(error)：

如果nyq<f_l,则error＝1；

如果f_l≤nyq≤f_h,则error＝0；以及

如果nyq>f_h,则error＝-1.

通过等式kh＝kh+μ*error可以计算出CTLE的自适应，其中μ是可编程更新增益，可编程更新增益可以控制CTLE自适应环路的带宽。

使用如下等式可以计算与半-奈奎斯特频率相关的自适应误差：

f_kl＝th_kl*dc且f_kh＝th_kh*dc；

其中th_kl和th_kh也是可编程阈值，而如下等式给出了自适应误差(error)：

如果nyq_half<f_kl,则error＝1；

如果f_kl≤nyq_half≤f_kh,则error＝0；以及

如果nyq_half>f_lh,则error＝-1.

通过等式kl＝kl+μ*error可以计算出CTLE自适应，其中μ是可编程更新增益，可编程更新增益可以控制CTLE自适应环路的带宽。因此，通过CTLE控制电路388可以计算出kh和kl信号，从而分别控制在奈奎斯特频率和半-奈奎斯特频率附近的CTLE均衡。需要注意的是，在某些情况，为了控制CTLE均衡，只需对kh进行自适应，而kl可以被预设或使用与自适应的kh相同的值。由CTLE控制电路388所执行的计算，可以以硬件或软件在运算电路中执行，或者在使用例如图1的元件的硬件和软件结合的电路中执行。

连续时间线性均衡器控制电路可以计算出第一CTLE适应信号kh，该kh信号基于等效信道的奈奎斯特频率响应和直流频率响应之间的比率来控制连续时间线性均衡器在奈奎斯特频率附近的频率整形。例如，奈奎斯特频率响应与直流频率响应之间的比率最好能在阈值th_l和th_h之间，其中th_l<|DC|/|nyq|<th_h，这等同于th_l*|DC|<|nyq|<th_h*|DC|。

类似地，连续时间线性均衡器适应控制电路也可以计算出第二CTLE适应信号kl，该kl信号基于等效信道的中频段频率响应和直流频率响应之间的比率来控制连续时间线性均衡器在中频段频率(例如，半-奈奎斯特频率)附近的频率整形。例如，半-奈奎斯特频率响应与直流频率响应之间的比率最好能在阈值th_kl和th_kh之间，其中th_kl<|nyq_half|/|DC|<th_kh，这等同于th_kl*|DC|<|nyq_half|<th_h|*DC|。因此，可以选择th_l,th_h,th_kl和th_kh的值，以确保CTLE自适应信号可以控制连续时间线性均衡器在奈奎斯特频率和半-奈奎斯特频率附近的频率整形。

图3的电路不需要在模拟接收器中有过采样时钟或DFE，因此，在低功耗应用中实施图3的电路是有益的。在具有有短底板(short backplane)长度(也就是连接两个芯片或板之间的距离)的配置(也被称为短距离应用)中实施时，图3的电路也是有益的。

现参照图4和5，展示了用于使CTLE均衡器电路能够自适应的另一电路的框图，其中该电路中具有被耦接于AGC/CTLE电路206的模拟DFE 402。如图5详细所示，模拟DFE402包括减法器504，减法器504被耦接为在输入506接收AGC/CTLE电路206的输出，并在输入508接收反馈信号。在输出510生成的均衡的信号y被耦接于数据限幅器208的输入308，其中数据限幅器的输出d_k在延迟元件512的输入518被耦接于一系列延迟元件512-516。延迟元件具有被耦接于相应的乘法器电路的输出。具体而言，延迟元件512的输出520被耦接于延迟元件514的输入522和乘法器525的输入524，乘法器525也被耦接为在输入526接收第一DFE抽头h₁，并在输出528生成输出信号。延迟元件514的输出530被耦接于延迟元件516的输入532和乘法器536的输入534，乘法器536也被耦接为在输入538接收第二DFE抽头h₂，并在输出540生成输出信号。延迟元件516的输出550被耦接于乘法器553的输入552，乘法器553也被耦接为在输入560接收第三DFE抽头h₃，并在输出562生成输出信号。乘法器电路的输出被耦接于加法电路564。具体而言，乘法器525的输出528被耦接于第一输入556，乘法器536的输出540被耦接于第二输入568，而乘法器553的输出562被耦接于第三输入570。输出572在输入508处被反馈至减法器504。需要注意的是，图中示出了三个抽头DFE的例子，而在某些情况下，DFE可以具有不同数目的抽头。

包括第二限幅器的DFE自适应电路580被实施为生成包括DFE抽头h₀、h₁、h₂、h₃……h_n的DFE系数。具体而言，误差限幅器582在输入584被耦接于减法器电路的输出510。误差限幅器在输出586生成误差采样e_k，其中输出586被耦接于DFE自适应电路590的输入588。DFE自适应电路590还被耦接用于接收估计数据d_k。在数据d_k和误差采样e_k可获得的情况下，可以使用各种算法，比如LMS(最小均方)算法，来计算DFE抽头(tap)。在DFE自适应电路590的输出592可以生成DFE抽头h₀、h₁、h₂、h₃……h_n。通过模拟DFE 402可以使用DFE抽头h₀、h₁、h₂、h₃……h_n，从而生成后游标ISI的估计，以抵消在AGC/CTLE电路206的输出306处的后游标ISI。DFE抽头还可以被用于粗略估计等效信道的冲激响应，其中[h₀、h₁、h₂、h₃……h_n]代表等效信道的冲激响应的估计。也就是说，DFE自适应电路580可以操作成信道估计电路，而这些抽头可以被CTLE自适应电路214使用以计算等效信道的频率响应，从而参照如上的图3所述，用来控制CTLE均衡。

在中等距离(medium reach)应用中实施图5的电路时，图5的电路是有益的。因为中等距离应用中CTLE自适应和DFE自适应之间具有较少的相互作用，对于CTLE自适应而言存在较少的自适应噪声。

现参照图6，展示了用于使CTLE均衡器电路能够自适应的另一个电路的框图。具体而言，接收器601包括被耦接于模数转换器(ADC)电路602的AGC/CTLE电路206，其中输入数据信号被耦接于AGC/CTLE电路206的输入604，而输出606被耦接于ADC电路602的输入608。在输出610生成的数据采样x_k在输入614被耦接于检测器和限幅器612。检测器和限幅器612作为判决电路运行并在输出616生成估计数据d_k。估计数据d_k被耦接于信道估计电路617，更具体地，在输入620被耦接于ADC采样估计电路618。信道估计电路617还包括被耦接于延迟元件628的减法器电路626，延迟元件628可以接收数字ADC采样x_k，并生成延迟ADC采样x_k-Δ，延迟ADC采样x_k-Δ被耦接于减法器电路626的第一输入630。在输出632生成的ADC采样估计被耦接于减法器电路626以生成误差采样e_k-Δ。误差采样e_k-Δ被耦接于信道适应电路636的输入635，信道适应电路636还在输入638被耦接为接收估计数据d_k。包括估计的等效信道的信道的输出，既在输入641被耦接于ADC采样估计电路618，又在输入642被耦接于CTLE自适应电路214。

图6的检测器和限幅器612可以是全通滤波器、FFE均衡器，或者FFE均衡器和DFE均衡器。限幅器对检测器的输出进行操作以产生估计数据d_k。通过使真实ADC采样x_k-Δ和估计ADC采样之间的误差最小化，可以估计图6的基于ADC的接收器中的等效信道。这可以使用各种自适应方法来实现，例如LMS自适应。一旦获得估计的等效信道，基于参考图3所述的CTLE自适应电路214中的频率响应，就可以计算在直流、奈奎斯特和半-奈奎斯特的信道频率响应，并且可以对CTLE进行自适应。

按照如下公式可以计算出在ADC采样估计电路618的输出生成的估计ADC采样

其中L是信道长度，是在时间n时估计的冲激响应的i^th系数。以下等式给出了在减法器电路626的输出生成的误差：

可以依照以下等式计算出估计的冲激响应系数

估计的冲激响应系数的计算可以在硬件或软件的运算电路中执行，或者在使用例如图1的元件的硬件和软件结合的电路中执行。

当被在长距离、高数据速率SERDES应用中执行时，图6的具有ADC电路的数字接收器是有益的。图6的数字接收器的优点在于，CTLE自适应和数字均衡之间的相互作用较少。因此，CTLE存在较少的自适应噪声，这使得接收器的鲁棒性和稳定性更好。

现参照图7，该流程图展示了使均衡器电路能够自适应的方法。具体而言，在方框702，可以通过例如连续时间线性均衡器对输入数据执行均衡，以生成均衡的输入数字信号。在方框704，然后生成输入数字信号的估计。例如，在判决模块可以接收连续时间线性均衡器的输出，其中判决模块可以生成输入数据信号的估计。在方框706，基于输入数据信号，可以计算等效信道的冲激响应估计。例如，在信道估计模块可以接收输入数据信号的估计以及误差信号，从而生成等效信道的冲激响应估计。可以采用图3、5和6所示的各种具体实现计算出等效信道的冲激响应估计。例如，可以使用图3的信道估计模块210来执行冲激响应，其中累加和低通滤波电路373通过对估计的数据信号和误差信号之间的相关性进行累加和低通滤波来生成等效信道的估计。可供选择地，参考图5的描述，可以通过DFE自适应电路的输出计算冲激响应。在图6的具体实现中，例如通过图6的信道估计电路617，可以基于ADC电路的输出生成冲激响应。

在方框708，基于冲激响应估计可以计算出信道频率响应，比如如上关于频率响应计算电路374的描述。在方框710，基于信道频率响应可以计算出CTLE自适应信号，以用于控制连续时间线性均衡器。

现参照图8，基于频率响应的计算，可以如前所述的那样生成用于使CTLE能够自适应的各种信号。具体而言，在方框802，通过频率响应计算电路可以计算出与等效信道相关的直流频率响应和奈奎斯特频率响应。在方框804，通过频率响应计算电路计算与等效信道相关的中频段频率响应(如半-奈奎斯特频率响应)。可以按照如前所述计算出直流频率响应、奈奎斯特频率响应，以及半-奈奎斯特频率响应。

在方框806，连续时间线性均衡器控制电路被配置为接收来自于频率响应计算电路的直流频率响应、奈奎斯特频率响应，以及半-奈奎斯特频率响应。在方框808，通过连续时间线性均衡器控制电路可以计算出第一CTLE自适应信号，其中，该第一CTLE自适应信号基于等效信道的奈奎斯特频率响应和直流频率响应之间的比率，可以控制连续时间线性均衡器在奈奎斯特频率附近的频率整形。在方框810，通过连续时间线性均衡器控制电路可以计算出第二CTLE自适应信号，其中，该第二CTLE自适应信号基于等效信道的中心频率响应和直流频率响应之间的比率，可以控制连续时间线性均衡器在中频段频率附近的频率整形。例如，该第一和第二控制信号可以是如上所述的kl和kh的值。

可以使用如图1-6所示的电路或者使用一些其它合适的电路来实施图7和8的方法中的各种元件。尽管描述了方法的具体元件，可以理解的是，可以根据图1-6的披露来实施方法中的其它元件，或者与这些元件相关的其它细节。

因此可以认识到，于此描述了使均衡电路能够自适应的新的电路和方法。因此，本领域技术人员应该理解，许多的替代方案和等同方案也被视为包含在披露的本实用新型中。因此，本实用新型并不受在前的实施例所限，而仅受权利要求所限。