用于低复杂度准简化状态软输出均衡器的方法和装置与流程

本发明一般涉及降低通信网络中的干扰，并且在特定的实施例中，涉及用于低复杂度准简化状态软输出均衡器的方法和装置相关的技术和机制。

背景技术：

在下一代网络中很可能要实现更高的符号(波特)率，从而在诸如500公里或以上的较长距离中提供超过100千兆/每秒(gigabitspersecond，gbps)的数据速率。在不引起信号严重失真的情况下，一些网络组件可能无法支持如此高的符号率。信号失真的一种形式是在前导符号干扰尾随符号时产生的符号间干扰(inter-symbolinterference，isi)。通常，当在弥散信道上传输信号时会引起isi，导致信号中所有符号的脉冲在接收时变得模糊和/或变宽。isi的来源很大程度上取决于媒介。在无线信道中，isi主要是由多径传播造成的，在无线信号遍历发射器和接收器之间的多个路径时产生。在光信道中，isi主要是由色散造成的，在穿过光纤的光在不同波长上显示出不同速度时发生。另外，isi可能由光纤前端和各种网元(例如，波长选择开关(wavelengthselectiveswitch，wss))的带限特性造成。过度的isi会导致接收器在进行信号解码时发生错误。因此，需要降低高波特率网络中isi的技术。

技术实现要素：

通常，通过本发明实施例描述的用于低复杂度准简化状态软输出均衡器的方法和装置，就能实现技术优势。

根据一个实施例，提供一种对状态简化的已调符号序列进行格栅均衡的方法。在本实例中，所述方法包括计算前导符号的候选状态的apm，以及选择所述前导符号的候选状态的apm的子集以将其在格栅上传播到尾随符号的候选状态。所述前导符号在所述符号序列中处于所述尾随符号的前面。所述方法还包括：使用选择在所述格栅上传播的所述apm的子集中的apm而不使用未在所述格栅上传播的所述前导符号的候选状态的apm，计算所述尾随符号的候选状态的apm；以及根据针对所述尾随符号的所述候选状态所计算的至少部分所述apm，解码所述符号序列。还提供了一种用于执行本方法的装置。

根据另一实施例，提供了一种交错处理已调符号的方法。在本实例中，所述方法包括：将已调符号序列划分为块序列，其中，所述块序列包括紧邻尾随块之前的前导块；以及在第一周期内通过并行处理器处理交错块集合。所述交错块集合包括所述前导块但不包括所述尾随块。所述方法还包括：在第二周期内通过所述并行处理器中的第一处理器处理所述尾随块。还提供了一种用于执行本方法的装置。

附图说明

为了更完整地理解本发明及其优点，现参考下文结合附图进行的描述，其中：

图1示出了通信系统的图；

图2示出了相干光通信系统的图；

图3示出了格栅均衡器的一实施例的方框图；

图4示出了准简化状态均衡器的一实施例的图；

图5示出了准简化状态格栅的一实施例的图；

图6示出了进行准简化状态均衡的方法的一实施例的流程图；

图7示出了进行准简化状态均衡的方法的另一实施例的流程图；

图8示出了对符号序列进行准简化状态均衡的时序图；

图9示出了对符号序列进行isi均衡的传统序列处理方案的图；

图10示出了对符号序列进行isi均衡的交错处理方案的一实施例的图；

图11示出了对符号序列进行isi均衡的交错处理方案的另一实施例的图；

图12示出了使用交错处理方案进行isi均衡的方法的一实施例的流程图；

图13示出了表明对数似然比(loglikelihoodratio，llr)分布的仿真结果的曲线图；

图14示出了表明误码率(biterrorrate，ber)的仿真结果的曲线图；

图15示出了处理系统的一实施例的方框图；以及

图16示出了收发器的一实施例的方框图。

除非另有指示，否则不同图中的对应标号和符号通常指代对应部分。绘制各图是为了清楚地说明实施例的相关方面，因此未必是按比例绘制的。

具体实施方式

下文将详细论述本发明实施例的制作和使用。应理解，本文所揭示的概念可以在多种具体环境中实施，且所论述的具体实施例仅作为说明而不限制权利要求书的范围。进一步的，应理解，可在不脱离由所附权利要求书界定的本发明的精神和范围的情况下，对本文做出各种改变、替代和更改。如在本文中所讨论，术语“前导符号”和“尾随符号”表示了对应符号序列中引用符号的相对位置。因此，给定符号(k)是在所述符号序列中位于所述给定符号(k)前面的相关符号(k–1、k–2、……k–n)的尾随符号。同样地，所述给定符号(k)是在所述符号序列中位于所述给定符号(k)后面的相关符号(k+1、k+2、……k+n)的前导符号。

可以使用均衡技术来降低信号中isi的影响。isi均衡的复杂度取决于信道显示的存储器和用于调制符号的星座图的大小。信道存储器通常是指影响给定尾随符号的前导符号的数量。例如，在显示出信道存储器的两个符号的信道上传输尾随符号(k)很可能会受到两个前导符号的isi，所述符号即为符号(k–1)和符号(k–2)。相应地，isi均衡可能需要考虑具有较大信道存储器的信道中更多信号的isi，增加了isi均衡的复杂度。同样地，与使用低阶星座图来调制信号的isi均衡相比，用于高阶调制符号(例如，64位正交幅度调制(quadratureamplitudemodulated，qam)符号)的isi均衡通常具有更高的计算复杂度。

其它因素可能进一步增加isi均衡的复杂度。例如，一些比特级解码技术需要在符号级解码期间生成软输出信息。事实上，许多前向纠错(forwarderrorcorrection，fec)编码技术采用软信息(例如，对数似然比(loglikelihoodratio，llr))作为比特级解码的输入，从而降低误码率并实现高净编码增益。获取软输出信息的传统技术采用最大后验(maximumaposteriori，map)式的解码方案，例如，map、对数map和最大对数map。但是，map式的解码方案通常需要后向递归，这会增加数字信号处理(digitalsignalprocessing，dsp)流水线中的时延，并且对于100gbps或以上的数据速率的高阶调制符号而言过于复杂。因此，期望一种在不需要后向递归的情况下生成用于比特级解码的软输出的不太复杂的符号解码技术，从而支持下一代网络中的高符号率。

本发明的各方面提供准简化状态格栅均衡技术，能够在符号级解码期间实现低时延isi均衡，同时仍可以生成比特级解码的优质软输出。在一个实施例方法中，均衡器计算前导符号的各个候选状态的累计路径度量值(accumulatedpathmetric，apm)，然后动态选择待在格栅上传播到尾随符号的候选状态的所述前导符号的所述apm的子集。所述apm可以基于所述前导符号的分支度量值(branchmetric，bm)以及之前符号的apm计算。之后，所述均衡器基于在所述格栅上传播的所述前导符号的apm子集计算所述尾随符号的候选状态的apm。然后，所述均衡器使用所述尾随符号的候选状态的至少部分apm来解码符号序列。在选择所述格栅上最佳路径之前，可能包括其它阶段的bm/apm计算。

特别地，可以将选择用于在格栅上传播的apm子集存储在存储器中，从而在比特级解码期间使用所述子集计算对数似然比(loglikelihoodratio，llr)。在一些实施例中，丢弃所述apm子集以外(即，未选择在所述格栅上传播)的所述前导符号的apm。这可以降低均衡器的存储器存储要求。在此类实施例中，可以将为所述前导符号计算的bm存储在存储器中。这样，如果在解码所述前导符号中的一个或多个比特时发生退化llr情况，则能够使用所述bm。当所述apm子集中的所有apm都映射到给定比特的相同数值(0或1)时，发生退化llr情况。在一个实例中，当所述apm子集中的所有apm都映射到所述前导符号中比特的1值使得所述apm的子集中没有apm映射到所述比特的0值时，所述退化llr情况发生。在另一个实例中，当所述apm子集中的所有apm都映射到所述前导符号中比特的0值使得所述apm的子集中没有apm映射到所述比特的1值时，所述退化llr情况发生。当退化llr情况发生时，使用存储在存储器中的bm计算前导符号中对应比特的软输出(例如，llr)。这样，即使当计算的apm出现退化llr情况时，也可以通过将所述bm存储在存储器中进行llr计算。

本发明的各方面进一步提供了对调制符号块进行isi均衡的交错并行处理方案的实施例。与传统的并行处理方案相比，交错并行处理方案的实施例降低了处理开销和时延。更具体而言，isi均衡通常需要处理器来评估一个或多个前导符号(例如，k个前导符号)，以便于消除尾随符号(k取决于信道存储器)中的isi。在并行处理期间，将调制符号序列被划分为n个调制符号块(n为大于1的整数)，并且通过并行处理器在一个周期序列上处理所述n个块。

传统技术中，按顺序处理所述n个块。例如，如果两个处理器(处理器1和处理器2)以每周期每个处理器处理1个块的速率处理4个块，那么在第一周期处理器1和处理器2(分别)处理块1和块2，在第二周期处理器1和处理器2(分别)处理块3和块4。特别地，在所述第二周期开始时，处理器2不知道当前块(即，块4)之前的块(即，块3)的最后几个符号的值，因为处理器1直到所述第二周期结束时才解码这些符号。在传统的处理方案中，处理器2在第二周期开始时才通过处理上述块(即，块3)的最后几个符号(例如，l个符号)来解决该问题，这样就可以对当前块(即，块4)的前几个符号进行isi均衡。因为在周期开始时需要处理额外的符号，增加了时延和处理开销。

通过以交错的方式处理块，本发明的各方面消除和/或避免了时延和处理开销。在上述实例中，在所述第一周期处理器1和处理器2(分别)处理块1和块3，在所述第二周期处理器1和处理器2(分别)处理块2和块4。这样，处理器2在所述第二周期开始时已经知道了块3最后几个符号的值，因此可以在所述第二周期开始时就开始处理块的前几个符号。这种交错处理方案能够应用于任何数量的周期中任何数量的处理器。这些和其它方面将在下面予以更详细的讨论。

图1示出了通信系统100的图。在该系统中，通过通信信道130将信号从发射器110传输至接收器120。如图所示，编码器105将比特流编码，并将编码后的比特流转发至所述发射器110。所述编码器105可以使用任何类型的编码方案，包括前向纠错(forwarderrorcorrection，fec)编码方案。然后，所述发射器110通过将编码后的比特流中的比特映射到调制信号(例如，qam符号和qpsk符号)来调制编码后的比特流，并进行额外的信号处理步骤(例如，过滤、数模转换(digitaltoanalogconversion，dac)和放大)来获得信号。然后将所述信号通过通信信道130发送至所述接收器120。所述通信信道130可以为任何类型的信道。在一些实施例中，所述通信信道130包括无线链路/接口。在此类实施例中，所述发射器110和所述接收器120可以根据诸如长期演进(longtermevolution，lte)、全球微波接入互操作性(worldwideinteroperabilityformicrowaveaccess，wimax)或wi-fi通信协议等无线通信协议来传输信号。在其它实施例中，所述通信信道130包括无线链路/接口，例如，铜线或光纤等。

在接收时，所述接收器120在符号解调前对所述信号进行各种处理步骤(例如，模数转换和过滤)。然后，解码器125对解调后的信号进行解码，从而获得解码后的比特流。

特别地，可以在符号解调期间或之后进行isi均衡。本发明实施例提供准简化状态格栅均衡技术，与传统的map均衡相比，这些技术会降低处理负荷和时延。在一些实施例中，根据累计路径度量值(accumulatedpathmetric，apm)、分支度量值(branchmetric，bm)或其组合在进行简化状态格栅均衡时生成软输出信息(例如，llr)。可以将软输出信息提供给解码器125，将该信息用作比特级解码期间生成硬判决的输入参数。可以通过使用诸如软输出维特比算法(softoutputviterbialgorithm，sova)或bahl-cocke-jelinek-raviv(bcjr)算法等各种技术来生成所述软输出信息。应理解，接收器120可以包括其它组件，例如，在符号解调前进行符号时序同步和载波相位估算及纠错的组件。

本文描述的isi均衡技术的实施例可以在相干光网络中实现。图2示出了相干光系统200的图，在该系统中，通过光纤信道230将数据从相干光发射器210传输至相干光接收器220。如图所示，编码器205将比特流编码，然后将编码后的比特流转发至所述相干光发射器210。所述编码器205的配置可以与编码器105类似，可以使用任何类型的编码方案，包括前向纠错(forwarderrorcorrection，fec)编码方案。然后，所述相干光发射器210通过将编码后的比特流中的比特映射到调制符号来调制编码后的比特流。在将信号转发至电光转换器211之前，所述相干光发射器210还可以进行其它信号处理步骤(例如，过滤、数模转换(digitaltoanalogconversion，dac)和放大)。尽管将电光转换器211描述为所述相干光发射器210的组件，应理解，在一些实施例中，所述电光转换器211可以是与相干光发射器210分离的独立组件。所述电光转换器211还可以被称为光电前端。

所述电光转换器211将所述信号转换为光信号，然后将所述光信号通过光纤信道230发送至所述相干光接收器220。所述相干光信道230包括各种组件，包括光放大器、光纤和光开关及滤光器。当所述相干光信道230为带宽受限的信道时，例如，高于某一截止频率的频率响应为0的信道，所述相干光信道230的组件可以导致所述光信号失真。

在接收时，所述相干光接收器220在光电转换器221上将所述光信号转换为模拟电信号。与电光转换器211类似，光电转换器221可以是所述相干光接收器220的内部组件，也可以是与所述相干光接收器220分离的独立组件。之后，所述相干光接收器220可以在符号解调前进行各种信号处理步骤(例如，模数转换和过滤)。可以使用本发明提供的准简化状态格栅均衡技术的实施例在符号解调期间或之后进行isi均衡。例如，所述相干光接收器220可以在isi均衡前进行色散(chromaticdispersion，cd)补偿和/或偏振模色散(polarizationmodedispersion，pmd)补偿。另外，可以生成软输出信息(例如，llr)，并将其作为比特级解码期间生成硬判决的输入提供给解码器225。

图3示出了格栅均衡器300的方框图。如图所示，所述格栅均衡器300包括分支度量值计算(branchmetriccomputation，bmc)单元321、加-比-选(addcompareselect，acs)单元322、幸存路径管理(survivorpathmanagement，spm)单元323、路径度量存储单元324和llr计算单元(loglikelihoodratiocomputationunit，llr-cu)325。所述bmc单元321计算符号序列中符号的候选状态的分支度量值(branchmetric，bm)。所述acs单元322基于各个候选符号的bm计算所述符号的累计路径度量值(accumulatedpathmetric，apm)和(如果有的话)前一个/前导符号的apm。然后，所述acs单元322将所述apm存储在所述路径度量存储324，并将所述apm提供给所述spm单元323。所述spm单元323使用所述apm来选择最有可能的路径，该路径将所述符号序列中的每个符号映射到该符号最有可能的当前状态。在一些实施例中，所述符号为正交相移键控(quadraturephaseshiftkeying，qpsk)符号。在其它实施例中，所述符号为qam符号。在又一些其它实施例中，在解调前，以符号不再显示qpsk或qam符号特性的方式过滤携带qam或qpsk符号的信号。在此类实施例中，调制前的信号过滤可以为简化状态检测准备信号，并且/或者增加所述格栅均衡器300的输入信号是最小相位信号的似然性。

所述acs单元322可以通过将前一个符号(apm(sk-1))候选状态的apm加入到当前符号(bm(sk))候选状态的分支度量值来获得所述当前符号的候选状态的apm，其中，sk表示所述格栅的当前阶段。然后，可以评估所述apm以标识最可能代表所述当前符号的实际状态的候选状态。通常，具有最小apm的候选状态被标识为最有可能代表在该时间间隔或采样瞬间最大似然传播路径的实际状态。bm可以为欧式距离，或者相似类型的度量值，例如，l1规范向量。然后，将标识为最有可能代表所述当前符号的实际状态的所述候选状态添加到当前路径的状态历史列表中，并存储在所述spm单元323中。所述spm323可以存储所述状态历史列表和各个格栅状态的幸存路径历史以及所选状态的分支计量。然后，llr-cu325计算在比特级解码期间使用的软输出信息(例如，llr)。

本发明的各方面提供将检测算法应用于简化格栅结构的准简化状态均衡技术。准简化状态均衡不同于传统的简化状态均衡。区别在于，准简化状态均衡以非均匀的方式将状态简化应用于均衡器的所有单元/组件，而传统的简化状态均衡将状态简化均匀地应用于均衡器的所有组件。在一个实例中，准简化状态均衡将状态简化应用于apm级而非bm级。

图4示出了用于将状态简化应用于isi均衡的apm级的准简化状态均衡器400实施例的图。如图所示，所述准简化状态均衡器400包括bmc单元410、准简化状态acs单元420和简化状态spm单元430。在本实例中，所述bmc单元410计算符号块中所有符号的bm，并将所述bm转发至所述准简化状态acs单元420。

所述准简化状态acs单元420计算前导符号的候选状态的累计路径度量值(accumulatedpathmetric，apm)，所述计算基于所述候选状态的bm，以及，如果有的话，所述前导符号前面的符号的apm。然后，所述准简化状态acs单元420选择apm的子集以将其在格栅上传播至尾随符号的候选状态。在一些实施例中，通过所述准简化状态acs420中的状态剪枝逻辑来选择所述前导符号的所述apm子集。所述状态剪枝逻辑可以包括适合选择apm的任何组件(例如，专用集成电路)。

可以基于与相应最大似然(maximumlikelihood，ml)点之间欧式距离最短的apm选择所述apm子集。符号的ml点对应于所述符号的其中一个候选状态。在一些实施例中，所述ml点可以对应于具有最小apm或最小bm的候选状态。还可以基于尾随符号的对应候选状态的bm的加权组合和传播到所述尾随符号的对应候选状态的前导符号的apm选择所述尾随符号的apm子集。然后，acs单元410基于候选状态的bm以及从所述前导符号传播的apm子集计算所述尾随符号的所述候选状态的apm。然后，spm单元存储当前符号的apm和bm，并且继续执行该程序至下一阶段/符号，以相似的方式计算该符号的apm。继续该循环直至在格栅的每个阶段都进行了apm计算。在计算了符号块中的各个符号的apm之后，准简化状态acs单元420将计算得到的apm转发至简化状态spm单元430，并且决策单元基于计算得到的apm使用存储在简化状态spm单元430中的数值来选择在所述格栅上的最大似然路径。

应理解，在本实施例中，准简化状态均衡器400可以用于对任何顺序的n个符号(其中，n为大于或等于2的整数)进行均衡。还应理解，所述准简化状态acs420可以针对所述n个符号中的每个符号进行状态简化，或者针对少于n个符号的符号进行状态简化，例如，一个符号或所述n个符号的子集。当对多个符号进行状态简化时，针对不同的符号，可以选择相同或不同数量的apm在格栅上传播。在一个实例中，对前导符号而非尾随符号进行状态简化。存储所述尾随符号各个候选状态的apm可以降低路径选择期间发生错误的似然性，同时降低所述尾随符号比特级解码期间发生退化llr情况的似然性，从而在处理效率和减少错误之间达到平衡。

图5示出了用于评估2个8-qam符号，即，前导符号(k–1)和尾随符号(k)的准简化状态格栅均衡器500的一实施例。本领域普通技术人员应理解，准简化状态格栅均衡器500的实施例仅是本发明能实现的多个实施例中的一个实例，并且准简化状态格栅均衡器的其它实施例可以评估多个符号/阶段(例如，三个或以上阶段)和/或具有不同类型/调制顺序的符号，例如，16-qam、64-qam和qpsk。

如图所示，所述准简化状态格栅均衡器500选择所述前导符号(k–1)的apm子集以在格栅上传播至所述尾随符号(k)。在本实例中，选择在所述格栅上传播的所述apm子集包括所述前导符号(k–1)的候选状态0、2、4和7，而所述前导符号(k–1)的候选状态1、3、5和6不包含在选择在所述格栅上传播的候选状态子集中。可以基于一个或多个选择标准来选择候选状态。在一些实施例中，选择候选状态代表的符号和前导符号的最大似然(maximumlikelihood，ml)点之间具有最短欧式距离的候选状态以在所述格栅上传播至所述尾随符号(k)。然后，所述apm子集在所述格栅上传播至所述尾随符号(k)的候选状态，其中，使用所述apm子集计算所述尾随符号(k)的所述候选状态的apm。

图5中描述的实施例使用8-qam星座图来调制所述前导符号(k–1)和所述尾随符号(k)。当使用一阶马尔可夫信道模型的8-qam星座图时，仅根据当前前导符号(k–1)的状态来确定所述尾随符号(k)的状态。在该模型中，由于信道存储器的效果有限和复杂符号代表所述候选状态，可以根据所述前导符号(k–1)的所有候选状态得到所述尾随符号(k)的所有候选状态。因此，所述格栅完全连接，使得所述格栅将所述尾随符号(k)的各个候选状态与所述前导符号(k–1)的各个候选状态互连，可以参见图5。在其它实施例中，高阶星座图(例如，16-qam星座图或64-qam星座图)和/或不同的信道模型可以导致根据前导符号的给定状态仅得到尾随符号的候选状态的子集。在此类实施例中，可以使用部分连接的格栅来进行isi均衡。对部分连接的格栅的前导符号进行状态简化可以减少针对尾随符号计算的apm的数量。因此，状态简化可以降低与使用高阶星座图调制符号的isi均衡相关联的处理负荷。

图6示出了进行准简化状态格栅均衡的方法600的一实施例的流程图，该方法可由接收器执行。在步骤610中，所述接收器计算符号序列中前导符号的候选状态的apm。在步骤620中，所述接收器动态选择所述apm的子集以将其在格栅上传播至尾随符号的候选状态。在步骤630中，所述接收器根据在所述格栅上传播的所述前导符号的所述apm子集计算所述尾随符号的候选状态的apm。

图7示出了进行准简化状态格栅均衡的方法700的另一实施例的流程图，该方法可由接收器执行。在步骤710中，所述接收器接收符号序列。在步骤720中，所述接收器计算符号序列中各个符号的候选状态的bm。所述符号的各个候选状态的bm可以存储在存储器中。这样，在退化llr场景中，将这些bm用于软输出计算(在步骤770中)。在步骤730中，所述接收器计算在格栅当前阶段的符号的各个候选状态的apm。在步骤735中，所述接收器选择所述apm的子集以将其传播至所述格栅的下一阶段。在一些实施例中，在所述格栅的少于所有阶段进行状态简化。在此类实施例中，将一些符号的所有apms传播至所述格栅的下一阶段，而将其它符号的少于所有apm传播至所述格栅的下一阶段。在其它实施例中，在所述格栅的各个阶段进行状态简化，在该情况下，将各个符号的少于所有apm传播至所述格栅的下一阶段。

在步骤740中，所述接收器将在所述格栅当前阶段的符号的bm和apm子集存储在存储器中。在步骤750中，所述接收器确定是否已经到达所述格栅的最后阶段。如果没有，所述接收器在步骤755中继续进行所述格栅的下一阶段，然后返回执行步骤730到步骤750，直至到达所述格栅的最后阶段。在步骤760中，所述接收器选择所述格栅上的最佳路径。在一些实施例中，选择单个路径。在其它实施例中，选择多个路径。在步骤770中，所述接收器根据存储的路径度量值和/或bm计算llr。

在一些实施例中，基于以下公式计算llr：llr＝sign(hd)*[max(apm(1))–max(apm(0))]，其中，llr为所述比特的所述llr，sign(hd)为基于所述比特的所述硬判决值的正值或负值，max(apm(1))为映射到所述比特的1值的所述前导符号的候选状态的最大apm值，并且max(apm(zero))为映射到所述比特的0值的所述前导符号的候选状态的最大apm值。在其它实施例中，基于以下公式计算llr：llr＝sign(hd)*[max(apm(0))–max(apm(1))]。

图8示出了对包括符号0至符号k的符号序列进行准简化状态均衡的时序图800，其中，较低编号的符号在较高编号的符号的前面(即，符号0先于符号1，符号1先于符号2、……符号(k-1)先于符号k)。如图所示，在t_k个周期内以每周期一个符号的速率计算所述符号序列的bm/apm。每周期一个符号的速率是一个举例，应理解，其它速率也是可能的。在每周期结束时，存储相应符号的bm和apm。在比特级解码期间，使用所述apm进行llr计算。如果发生退化llr情况，在比特级解码期间使用所述bm进行llr计算。竖轴可大致等同于针对给定的符号块的计算时间要求。

本发明的各方面还提供了对调制符号块进行isi均衡的交错处理技术的实施例。传统的并行处理方案按顺序对块进行isi均衡，这样，在给定的时间周期内，各个处理器分别对连续块进行isi均衡。各个处理器需要知道与当前正在处理的块的第一个符号前面的符号相关联的值(例如，bm和apm)，导致每个周期开始时的时延和额外处理。图9示出了对符号序列900进行isi均衡的传统并行处理方案。如图所示，将所述符号序列900划分为4个块：910、920、930和940。传统的并行处理方案分配处理器按顺序处理所述符号块。在本实例中，分配两个处理器(处理器1和处理器2)在两个周期内处理所述4个块910、920、930和940。在第一周期内，处理器1对块910进行isi均衡，并且处理器2对块920进行isi均衡。在第二周期内，处理器1对块930进行isi均衡，并且处理器2对块940进行isi均衡。

特别地，为了对尾随块的前几个符号进行isi均衡，处理器可能需要知道前导块最后几个符号的值(例如，bm和apm)。如果在前一个周期内没有处理块，那么处理器在处理当前/尾随块的前几个符号之前可能需要处理前一个/前导块的最后几个符号。

例如，处理器2在第二周期处理块940的前几个符号941之前，可能需要知道块930的最后几个符号939的值。在本实例中，直到第二周期才处理块930，因此在第二周期开始时不知道块930的最后几个符号939的值。因此，处理器2在处理块940的前几个符号之前，可能需要在第二周期内处理块930的最后几个符号939。这可能会增加处理所述符号序列900的时延。

本发明的各方面提供交错并行处理方案实施例，能够消除/避免与现有技术中按顺序并行处理技术相关的大量时延。图10示出了对符号序列1000进行isi均衡的并行处理技术的一实施例。将所述符号序列1000划分为4个块：1010、1020、1030和1040，并分配两个处理器(处理器1和处理器2)使用交错处理方案在两个周期内处理所述4个块1010、1020、1030和1040。在第一周期内，处理器1对块1010进行isi均衡，并且处理器2对块1030进行isi均衡。在第二周期内，处理器1对块1020进行isi均衡，并且处理器2对块1040进行isi均衡。通过交错处理方案，在所述第二周期前就评估了块1030的最后几个符号1039。这使得处理器2能够在第二周期开始时就开始处理块1040的前几个符号1041，从而降低时延并提高处理效率。

应理解，本文揭露的交错处理技术可以应用于系统，该系统包括在任何数量的周期内对任何数量的块进行isi均衡的任何数量的并行处理器。图11示出了并行处理技术的一实施例，其中n个处理器(n≥3)在t个周期(t≥3)内对符号序列1100进行isi均衡。在本实例中，将所述符号序列1100划分为n*t个符号块。分配第一处理器(处理器1)在t个周期内处理块1至块t。分配第二处理器(处理器2)在t个周期内处理块t+1至块2t。分配第n处理器处理块(n–1)t+1至块nt。与传统的按顺序处理方案相比，所述交错处理方案可以避免处理器2–n在每个2–t周期内额外处理前导块中的最后几个符号。因此，交错处理方案的实施例带来的优势随着并行处理网络的规模扩大而增加。

图12示出了使用交错处理技术进行isi均衡的方法1200，该方法可由接收器执行。在步骤1210中，所述接收器将调制符号序列划分为调制符号块序列。在步骤1220中，所述接收器在第一周期内使用并行处理器(分别为处理器1、处理器2、……处理器n)处理交错块(块1、块t+1、……块t(n–1)+1)的前导块集合。在步骤1230中，所述接收器在随后的周期内处理交错块的尾随集合。例如，所述接收器可以在第二周期内使用并行处理器(分别为处理器1、处理器2、……处理器n)处理交错块(块2、块t+2、……块t(n–1)+2)的第一尾随集合，在第三周期内使用所述并行处理器(分别为处理器1、处理器2、……处理器n)处理交错块(块3、块t+3、……块t(n–1)+3)的第二尾随集合，以此类推，直至处理完所有块。可以基于信道存储器和接收器的吞吐量要求来选择块之间的交错次数。

图13示出了对双极化相干光收发器发送的编码比特进行信道均衡的模拟结果的曲线图1310-1360。曲线图1310和1320描述了理想信道(即，未将isi引入编码比特的信道)上接收的编码比特的llr分布。曲线图1330和1340描述了采用准简化状态均衡后在非理想信道上接收的编码比特的llr分布。曲线图1350和1360描述了采用map均衡后在非理想信道上接收的编码比特的llr分布。在x极化和y极化分别表示的相互正交的极化上接收曲线图1310、1330和1350中的编码比特和曲线图1320、1340和1360中的编码比特。这些模拟结果显示，所述准简化状态均衡方案的实施例产生了与在理想信道条件下获得的以及在map均衡的非理想信道条件下获得的llr分布相似的近高斯llr分布。

图14示出了使用不同格栅均衡技术获得的误码率(biterrorrate，ber)的模拟结果。如图所示，当使用准简化状态格栅均衡来代替最优map均衡时，ber性能会发生非常小的退化。

影响基于顺序估算的均衡器的计算复杂度通常包括两方面：信号星座中的点数和信道存储器。后者很难控制，因为其超出系统设计人员不易控制传输介质的规格。考虑智能选择候选状态来限制均衡方法的整体复杂度。可以通过基于反馈的方法获得这类智能，例如，决策反馈序列估算(decisionfeedbacksequenceestimation，dfse)。遗憾的是，为了将决策反馈用于尽力减少ml算法的搜索空间，dfse均衡器会有延迟。对于高速实施，该延迟可能是不利的。

本发明实施例可以利用fec编码器，其通过使用迭代解码技术在接收器上实现低错误率。所述迭代解码技术可以交换两个组成解码器之间的外信息，例如，串行或并行级联的两个组成fec解码器，例如，turbo码。或者，迭代解码技术可以交换用代码表示的泰纳图的各个节点之间的外信息，例如，低密度奇偶校验(lowdensityparitycheck，ldpc)代码。数据比特可以表示为1和0，其可以按照log2(m)比特的集合进行相应分组，从而形成与星座图对应的符号。星座图的符号可以在二维平面上表示为实部和虚部。可以在发射器模块内进行比特到符号的映射。然后，可以在所述发射器内对映射的符号流进行数字处理，以便于其性质与信道匹配。为了降低发送的脉冲中的isi，常见操作就是应用脉冲整形以满足奈奎斯特标准。通过还可以作为低通滤波器并向发送的信号添加量化噪声的数模转换(digitaltoanalogconversion，dac)单元，可以将这些符号调制到模拟波形上。然后，所述模拟波形通过信道，其可能会引入失真，使得符号线性重叠。例如，根据端到端信道的带宽和通信系统的波特率，符号可以遍布在发送的几个符号上。

相干光信道可以包括光放大器、光线穿透的光纤以及可能根据带宽进一步将部分失真引入发送的信号的各种光开关和滤光器。例如，级联的相似滤光器会导致与传播信号的源头和终点之间的滤光器数量成指数比的带宽降低。集成相干接收器可以根据入射光域信号生成电域信号。可以使用模数转换器将所述信号数字化。也可以在接收时对所述信号进行过滤。isi均衡器可以根据与有限存储器t(根据符号数量)相关的符号序列生成软输出，这样，当前符号最多会受到t个前导符号的影响。可以采用各种技术获得软输出，例如，实施map原理并需要前向和后向递归计算相关度量值的bahl-cocke-jelinek-raviv(bcjr)算法。计算度量值后，map方法通过逐符号计算提供llr。或者，软输出检测器可以实施软输出维特比算法(softoutputviterbialgorithm，sova)，该算法可以使用前向递归并针对度量值进行基于路径的计算。

简化状态的格栅均衡可以包括通过将原始格栅的一些状态合并为超状态或者通过绝对状态截断来消除所述原始格栅的一些状态。与全状态格栅均衡相比，简化状态的格栅均衡降低了性能。提高简化状态的格栅均衡的性能的一种技术是使用决策反馈。但是，就性能和实施角度而言，决策反馈可能有一些风险。例如，如果ber开始时比较低，决策反馈均衡(decisionfeedbackequalization，dfe)可能仅改善ber。这样，对具有高ber的流采用dfe可能几乎没有或完全没有优势。并且，dfe可能会增加dsp实施的整体时延，并且极大降低整个基于mlse的均衡器的吞吐量。此外，dfe可能会阻碍如比特级流水线等高速/吞吐量技术的使用。

对于更高qam传输模式降低资源消耗，例如，门的数量和功耗，状态简化可能是有用的。当状态简化没有均匀应用于格栅均衡器的所有组件时，进行准简化状态均衡。传统的简化状态的检测算法维持具有一定深度的反馈回路，从而通过使用来自前面t个符号(t为信道存储器的函数)的决策来提高分支度量值计算的准确性。在一个实施例中，t为信道存储器的整倍数。在这种情况下，决策反馈回路成为acs处理流水线的关键路径，阻碍如比特级流水线等高速技术的使用。准简化状态均衡技术的实施例可以不依赖于决策反馈实施，因此可以应用如比特级流水线等高速技术。

准简化状态均衡技术的实施例可以用于处理复杂的基带符号。这些技术可以在控制如符号时序恢复和自动增益调整等功能后执行。所述技术实施例可以计算格栅的各个给定状态的分支度量值。复杂格栅中状态的数量可以表示为f＝s^cm，其中，cm表示信道存储器，并且s为所述格栅的给定阶段的候选状态的数量。在复杂格栅(格栅包括实部和虚部)中，s等于星座图中符号的数量(例如，对于8-qam，s为8)。就实格栅或虚格栅(实部和虚部分开且没有相依性)而言，s等于星座图中符号数量的平方根，其中，m表示星座图中符号的数量(例如，对于16-qam，s等于与实部对应的格栅和与虚部对应的格栅的sqrt(16))。在一些实施例中，信道被认为是1阶马尔可夫。当1阶马尔可夫信道受到高斯噪声阈值量的影响时，其被认为是马尔可夫高斯。1阶马尔可夫信道(或1阶马尔可夫高斯信道)的格栅可以表示为〖f＝{2〗^{({log_2(s)/2}*cm)}。在16-qam的情况下，分别处理实部和虚部分量，考虑到cm＝1时，针对16-qam符号，有可能获得16状态的格栅。针对所述格栅的所有状态计算分支度量值。acs单元维持仅n个选定状态(其中，n＜f)的apm，并且基于状态剪枝逻辑丢弃(f–n)个未选定的状态。状态剪枝逻辑具有任何实施方式，包括基于决策反馈的实施方式。与传统格栅简化相比，准简化状态均衡可能具有几个优势。一个优势是，准简化状态均衡避免了传统格栅简化中的t延迟决策反馈。避免该延迟有助于提供高吞吐量。另一个优势是，准简化状态均衡不需要状态简化接口(statereductioninterface，sri)块来管理acs和spmu之间的格栅尺寸差异。相反，准简化状态均衡技术实施例允许acsu通过格栅遍历中嵌入的内含状态选择来管理格栅尺寸差异。

本发明的各方面提供交错处理技术，能够在使用并行处理器进行isi均衡时减少开销。可以将符号序列划分为符号块以便并行处理。但是，由于实际信道是连续的，所述并行可能需要在处理当前块之前的一个块中的最后l个符号时考虑到信道连续性。这导致额外l个符号的处理开销。为了避免该延迟，本发明实施例引入交错处理的概念，其中，在处理随后块时应用k个符号的延迟，这样处理完块n中的k个符号后就处理块n+1(其中，每块至多具有k个符号)。这样就可以采用块n的度量值来适当初始化块n+1。

本发明的各方面可以提高简化状态的均衡器生成的软值的准确度。通过格栅状态简化，将软值作为输入提供给fec解码器之前，假设没有使用额外信息来后处理软信息时，软值的准确度与路径的数量成正比。当选择的路径较少时，准确度也会降低。与ml和非ml对应的符号可能重叠，导致发生退化(llr＝∞)。针对llr生成，进一步应用以下策略。如果ml符号＝＝非ml符号，llr＝sign(hd)*{max(apm_s_b^1)–max(apm_s_b^0)}，其中，hd表示硬判决，ml符号为根据在t0+k时的决策确定的最有可能的路径的符号，并且非ml符号为根据从apm角度在t0+k时位列第二的路径选择的符号。

应注意，通过使用专用硬件，例如，asic以及使用现成dsp处理器，可以提供本文呈现的具有软输出能力的准简化状态格栅均衡器的各种功能。针对当代处理器，专用硬件可以通过单一高性能处理器来实施各个功能，或者可以将功能分布在能够处理相同输入数据流的几个互连处理器上。这类处理器在技术文献中有不同的称谓，例如，数字信号处理器(digitalsignalprocessor，dsp)或现场可编程门阵列(fieldprogrammablegatearray，fpga)。各个处理器可以通过使用可能在或不在相同处理器上的只读存储器(read-onlymemory，rom)来存储所述功能。

图15示出了执行本文描述的方法的处理系统1500的一实施例的方框图，该系统可以安装在主机中。如图所示，所述处理系统1500包括处理器1504、存储器1506和接口1510-1514，其可以(也可以不)布置成如图15所示。所述处理器1504可以为任何组件或组件集合，用于进行计算和/或其它处理相关的任务。所述存储器1506可以为任何组件或组件集合，用于存储所述存储器1504执行的程序和/或指令。在一个实施例中，所述存储器1506包括非瞬时性计算机可读介质。所述接口1510、1512和1514可以为任何组件或组件集合，允许处理系统1500与其它设备/组件和/或用户进行通信。例如，可以采用所述接口1510、1512和1514中的一个或多个接口来传输数据并控制或管理从所述处理器1504至安装在主机设备和/或远程设备上的应用的消息。在另一个实例中，可以采用所述接口1510、1512和1514中的一个或多个接口，使得用户或用户设备(例如，个人计算机(personalcomputer，pc))与所述处理系统1500进行交互/通信。所述处理系统1500可以包括未在图15中描述的其它组件，例如，长期存储设备(例如，非易失性存储器)。

在一些实施例中，处理系统1500包含在接入或者作为电信网络一部分的网络设备中。在一个实例中，所述处理系统1500位于无线或有线电信网络的网络侧设备中，例如，基站、中继站、调度器、控制器、网关、路由器、应用服务器或电信网络中的任何其它设备。在其它实施例中，所述处理系统1500位于接入到无线或有线电信网络的用户侧设备中，例如，移动台、用户设备(userequipment，ue)、个人计算机(personalcomputer，pc)、平板电脑、可穿戴通信设备(例如，智能手表)或用于接入通信网络的任何其它设备。

在一些实施例中，所述接口1510、1512和1514中的一个或多个接口将处理系统1500连接至收发器，所述收发器用于在电信网络上发送和接收信令。图16示出了用于在电信网络上发送和接收信令的收发器1600的方框图。所述收发器1600可以安装在主机设备中。如图所示，所述收发器1600包括网络侧接口1602、耦合器1604、发射器1606、接收器1608、信号处理器1610和设备侧接口1612。所述网络侧接口1602可以包括任何组件或组件集合，用于在无线或有线电信网络上发送或接收信令。所述耦合器1604可以包括任何组件或组件集合，用于促进通过网络侧接口1602进行双向通信。所述发射器1606可以包括任何组件或组件(例如，上变频器和功率放大器)集合，用于将基带信号转换为适合在网络侧接口1602上传输的调制载波。所述接收器1608可以包括任何组件或组件(例如，下变频器和低噪声放大器)集合，用于将在网络侧接口1602上接收的载波信号转换为基带信号。所述信号处理器1610可以包括任何组件或组件集合，用于将基带信号转换为适合在设备侧接口1612上传输的数据信号，反之亦然。设备侧接口1612可以包括任何组件或组件集合，用于传输信号处理器1610和主机设备中组件(例如，处理系统1500和局域网(localareanetwork，lan)端口)之间的数据信号。

收发器1600可以在任何类型的通信介质上发送和接收信令。在一些实施例中，所述收发器1600在无线介质上发送和接收信令。例如，所述收发器1600可以为无线收发器，用于根据无线通信协议进行通信，例如，蜂窝协议(例如，长期演进(longtermevolution，lte))，无线局域网(wirelesslocalareanetwork，wlan)协议(例如，wi-fi)或任何其它类型的无线协议(例如，蓝牙或近距离通信(nearfieldcommunication，nfc))。在此类实施例中，网络侧接口1602包括一个或多个天线/辐射单元。例如，网络侧接口1602可以包括用于多层通信的单一天线、多个独立天线或多天线阵列，例如，单输入多输出(singleinputmultipleoutput，simo)、多输入单输出(multipleinputsingleoutput，miso)或多输入多输出(multipleinputmultipleoutput，mimo)。在其它实施例中，收发器1600在有线介质上发送和接收信令，例如双绞线电缆、同轴电缆或光纤。特定的处理系统和/或收发器可以利用所示的所有组件或者仅利用所述组件的子集，并且集成程度随着设备不同而变化。