一种基于OFDM的高速电力线载波通信装置及方法与流程

本发明属于高速电力线载波通信技术领域，具体涉及一种基于OFDM的高速电力线载波通信装置及方法。

背景技术：

由于串扰和自然干扰的存在，导致低压电力线载波(PLC)信道呈现严重的频率选择特性，且多径现象突出，严重影响通信质量。正交频分复用技术(OFDM)因其较好的抗多径效应和高的频谱效率等特点，在数据传输过程中得到广泛应用。因此，在存在频率选择性、多径衰落以及脉冲干扰的电力线环境下，为给智能电网提供高速可靠的物理层通信手段，设计一种基于OFDM的高速电力线载波通信装置及方法势在必行。

技术实现要素：

为了解决上述背景技术中存在的问题，本发明的目的在于提供一种基于OFDM的高速电力线载波通信装置及方法，针对PLC应用环境，采用OFDM调制技术对信号进行处理，提高了PLC通信环境中抗干扰和抗衰减的能力。

为了实现上述目的，本发明采用的技术方案是：

一种基于OFDM的高速电力线载波通信装置，由电力线耦合装置1、瞬时过压保护电路2、发送端的线路驱动3、接收端的滤波器4以及DSP处理器5组成；

所述电力线耦合装置1包括耦合变压器12，耦合变压器12初级的一端连接电力线11，耦合变压器12初级的另一端连接电容一13；耦合变压器12次级的一端接地，耦合变压器12次级的另一端连接瞬时过压保护电路2的二极管一21的正极；

所述的瞬时过压保护电路2包括二极管一21，二极管一21的负极连接二极管二22的负极，二极管二22的正极接地；

所述的线路驱动3包括三极管一31，三极管一31的a端连接电容器二32的一端，电容器二32的另一端连接瞬时过压保护电路2的二极管一21的正极；三极管一31的b端和c端连接DSP处理器5的PMW的出口；

所述的接收端的滤波器4包括三极管三41，三极管三41的a端连接DSP处理器5的ADC的入口，三极管三41的b端接地，三极管三41的c端连接电容器三42的一端，电容器三42的另一端连接瞬时过压保护电路2的二极管一21的正极；

所述的DSP处理器5的PMW的入口和SP处理器5的ADC的出口连接SP处理器5的OFDM软件模块。

所述的OFDM软件模块分为发送端处理模块和接收端处理模块。

所述发送端处理模块方法为：

步骤一：帧结构设计；

步骤二：校验位产生过程

(1)将二进制序列数左移8位，用m(x)表示该序列数，则有m(x)×2⁸；

(2)用g(x)＝x⁸+x²+x+1除以m(x)×2⁸，得到商Q(x)和余数r(x)；

(3)编出的码组为T(x)＝m(x)×2⁸+r(x)；

步骤三：编码；

步骤四：调制。

所述接收端处理模块方法为：

步骤一：信号检测与帧同步后，采用粗同步法即用滑动窗法检测接收信号能量，具体算法如下：接收信号用r_n(n∈正整数)表示，设窗长为L，则一个窗长内接收信号的能量可表示为：

把窗口分成相等的两部分，用后一部分的能量比上前一部分的能量，用公式表示为：

λ(n)＝B_n/A_n (4)

然后采用精同步即加入采样误差估计，根据采样误差估计结果调整本地采样时钟，实现精确同步；同步的算法是用本地chirp信号和接收信号做相关，并用接收信号的能量来归一化信号，表示成如下所示：

式中，s表示离散化的chirp信号，N是chirp信号的抽样点数；

步骤二：解调以后，进行解交织处理，解交织与交织过程互逆，进行与发送端交织相反的处理过程；

步骤三：经过解交织以后，进行Viterbi译码处理；

步骤四：进行CRC校验，在接收端任一组多项式T(x)都应被生成多项式g(x)整除，如果传输中未发生错误，则接收码元与发送码元相同，故接收的码元必定能被g(x)整除；若码元在传输中发生错误，则接收的码元可能除不尽而有余数，因此我们就以余数是否为零来判断接收码元中有无错误。可能有错误的码元正好也被g(x)整除，这是CRC校验无力消除的，但通过选择多项式g(x)和增加冗余位数，使余数r(x)多项式的位数增多，来降低发生这种错误的概率。

与现有技术相比，本发明的有益效果是：很好的解决频率选择性，延长符号持续时间，抗多径效应强，提高频谱效率，使通信质量明显提高。

附图说明

图1为本发明的组成示意图。

图2为本发明发送端的处理流程。

图3为本发明接收端的处理流程。

图4为本发明的发送端帧的结构图。

图5为本发明的帧头的结构图。

图6为本发明信号检测与帧同步粗同步滑动窗能量检测的仿真结果。

图7为本发明信号检测与帧同步精同步检测的仿真结果。

具体实施方式

为了使本发明实施例的目的、技术方案等更加清楚明了，将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。

参照图1所示，一种基于OFDM的高速电力线载波通信装置，由电力线耦合装置1、瞬时过压保护电路2、发送端的线路驱动3、接收端的滤波器4以及DSP处理器5组成；

所述电力线耦合装置1包括耦合变压器12，耦合变压器12初级的一端连接电力线11，耦合变压器12初级的另一端连接电容一13；耦合变压器12次级的一端接地，耦合变压器12次级的另一端连接瞬时过压保护电路2的二极管一21的正极；

所述的瞬时过压保护电路2包括二极管一21，二极管一21的负极连接二极管二22的负极，二极管二22的正极接地；

所述的线路驱动3包括三极管一31，三极管一31的a端连接电容器二32的一端，电容器二32的另一端连接瞬时过压保护电路2的二极管一21的正极；三极管一31的b端和c端连接DSP处理器5的PMW的出口；

所述的接收端的滤波器4包括三极管三41，三极管三41的a端连接DSP处理器5的ADC的入口，三极管三41的b端接地，三极管三41的c端连接电容器三42的一端，电容器三42的另一端连接瞬时过压保护电路2的的二极管一21的正极；

所述的DSP处理器5的PMW的入口和SP处理器5的ADC的出口连接SP处理器5的OFDM软件模块。

参照图2所示，所述的OFDM软件模块分为发送端处理模块和接收端处理模块；

所述发送端处理模块方法为：

步骤一：帧结构设计，参照图4所示，同步段长度为一个FFT周期，即512个采样点；参照图5所示，帧头为2个OFDM符号周期，包含1024个采样点；数据段为M个OFDM符号周期，包含M*560个采样点。

步骤二：校验位产生过程

(1)将二进制序列数左移8位，用m(x)表示该序列数，则有m(x)×2⁸；

(2)用g(x)＝x⁸+x²+x+1除以m(x)×2⁸，得到商Q(x)和余数r(x)；

(3)编出的码组为T(x)＝m(x)×2⁸+r(x)。

步骤三：编码，采用(2，1，7)卷积码，它由六个移位寄存器、加法器构成，分两路输出。

步骤四：调制，采用DBPSK调制。

参照图3所示，所述接收端处理模块方法为：

步骤一：信号检测与帧同步后，采用粗同步法即用滑动窗法检测接收信号能量，具体算法如下：接收信号用r_n(n∈正整数)表示，设窗长为L，则一个窗长内接收信号的能量可表示为：

把窗口分成相等的两部分，用后一部分的能量比上前一部分的能量，用公式表示为：

λ(n)＝B_n/A_n (4)

如图6所示，当没有信号到达时，两部分中的信号都是噪声，能量相当；当有信号到达前一部分时，B_n值逐渐增大，A_n值没有增长，比值逐渐增大；当信号进入后一部分时，两者的值逐渐趋于相等，比值变小。因此λ值的变化反应出信号到达的大致时刻。仿真一个窗长内接收信号的总能量和两部分能量比值。

然后采用精同步即加入采样误差估计，根据采样误差估计结果调整本地采样时钟，实现精确同步；同步的算法是用本地chirp信号和接收信号做相关，并用接收信号的能量来归一化信号，表示成如下所示：

式中，s表示离散化的chirp信号，N是chirp信号的抽样点数；

精同步检测的结果如图7所示，用接收信号的能量来归一化，是为了使得互相关的结果和接收信号的功率无关，便于设定门限值。

步骤二：解调以后，进行解交织处理，解交织与交织过程互逆，进行与发送端交织相反的处理过程。

步骤三：经过解交织以后，进行Viterbi译码处理。

步骤四：进行CRC校验，在接收端任一组多项式T(x)都应被生成多项式g(x)整除，如果传输中未发生错误，则接收码元与发送码元相同，故接收的码元必定能被g(x)整除；若码元在传输中发生错误，则接收的码元可能除不尽而有余数，因此我们就以余数是否为零来判断接收码元中有无错误。可能有错误的码元正好也被g(x)整除，这是CRC校验无力消除的，但通过选择多项式g(x)和增加冗余位数，使余数r(x)多项式的位数增多，来降低发生这种错误的概率。