本申请涉及通信技术，尤其涉及一种数据的传输方法和装置。
背景技术：
随着网络技术的发展以及移动终端设备的普及，用户使用移动终端设备发送或者接收数据的场景更加广泛，常用的数据编码的方式为低密度奇偶校验(low-densityparity-check，ldpc)编码，ldpc编码是一类具有稀疏校验矩阵的线性分组码，即校验矩阵中只有数量很少的元素是“1”，大部分都是“0”。ldpc利用矩阵的稀疏性，使得译码复杂度只与码长成线性关系，在码长较长的情况下仍然可以有效的进行译码，并具有更简单的译码算法。经研究表明，ldpc具有逼近香农极限的编码性能。第三代合作伙伴计划在(3rdgenerationpartnershipproject，3gpp)、无线接入网(radioaccessnetwork，ran)86b次会议上，将ldpc正式作为为第五代移动通信技术(5th-generation，5g)的信道编码方案。
目前的ldpc校验矩阵构造的一种方法是基于一个mb×nb基矩阵的基矩阵hb，通过扩展因子z，扩展为m×n的ldpc校验矩阵h，即m＝z×mb，n＝z×nb，其中n为ldpc码的码长，m为ldpc码校验比特数，相应地ldpc码信息比特长度为k＝n-m。例如基矩阵hb为
在上述方案中，不同码率的ldpc码的校验矩阵都是根据独自的基矩阵进行扩展。比如常用的码率有1/3，1/2，2/3，3/4，5/6等，针对不同的码率分别设计一个ldpc基矩阵再进行扩展，因此1/3码率ldpc码有一个基矩阵，1/2码率ldpc有一个基矩阵，如此类推。当系统支持的ldpc码率很多时，就需要很多个ldpc基矩阵，这样会导致系统比较复杂，也增加了编码的复杂度。
技术实现要素：
本申请提供一种数据的传输方法和装置，用于解决上述当系统支持的ldpc码率很多时，就需要很多个ldpc基矩阵，这样会导致系统比较复杂，也增加了编码的复杂度的问题。
本申请第一方面提供一种数据的传输方法，包括：
发送设备将待发送的信息比特序列采用ldpc校验矩阵进行编码，得到编码后的发送序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的；
发送设备将发送序列发送给接收设备。
在本方案中，不需要针对各种不同码率设计ldpc校验矩阵，主要对预设的基矩阵进行简单变换就可以得到需要的码率对应的基矩阵，从而得到校验矩阵，从而降低了系统的复杂度，降低编码复杂度。
一种可能的实施方式中，发送设备将待发送的信息比特序列采用ldpc校验矩阵进行编码之前，方法还包括：
所述发送设备获取与所述信息比特序列的码率对应的ldpc基矩阵；
所述发送设备根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
发送设备获取该ldpc基矩阵的具体设备可以是预先配置的，即可在协议中配置好的，也可以是根据配置的码率以及基矩阵与变换后码率以及基矩阵的对应关系进行查询，获取需要的ldpc基矩阵，还可以是与接收设备协议的，对此本方案不做限制。
一种可能的实施方式中，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
一种可能的实施方式中，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
具体实现中，对信息比特序列进行编码使用的ldpc基矩阵可根据协议中的规定进行查询获取，一般是通过对低码率的基矩阵进行列扩展、行删除或者行列删除得到高码率的基矩阵，或者是对高码率的基矩阵进行列删除、行扩展或者行列扩展得到低码率的基矩阵，下面以常见的几种低码率和高码率为例，对本方案进行说明。
可选的，当预设的基矩阵为1/3码率的16*24ldpc基矩阵时，
对1/3码率的16*24ldpc基矩阵扩展8列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展24列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展40列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展56列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展72列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展88列，得到6/7码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展104列，得到7/8码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展120列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除24行，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除48行，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除64行，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除78行，得到7/8码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除48行48列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行72列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行80列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除84行84列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除88行88列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除90行90列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/2码率的12*24ldpc基矩阵时，
对1/2码率的12×24ldpc基矩阵扩展12列，得到2/3码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展24列，得到3/4码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展36列，得到4/5码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展48列，得到5/6码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展60列，得到6/7码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展72列，得到7/8码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展84列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为2/3码率的8*24ldpc基矩阵时，扩展x列，得到码率为
对2/3码率的8×24ldpc基矩阵扩展8列，得到3/4码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展16列，得到4/5码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展24列，得到5/6码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展32列，得到6/7码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展40列，得到7/8码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展48列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为3/4码率的6*24ldpc基矩阵时，扩展x列，得到码率为
对3/4码率的6×24ldpc基矩阵扩展6列，得到4/5码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展12列，得到5/6码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展18列，得到6/7码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展24列，得到7/8码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展30列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵删除122列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除96列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除80列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除64列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除48列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除32列，得到6/7码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除16列，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除120列，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵扩展2行，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展8行，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展20行，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展32行，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展56行，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展80行，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的6*54ldpc基矩阵时，
对8/9码率的6*54ldpc基矩阵扩展2行2列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展6行6列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展10行10列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展18行18列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展42行42列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展90行90列，得到1/3码率的ldpc基矩阵。
本申请第二方面提供一种数据的传输方法，包括：
接收设备接收发送设备发送的发送序列；
接收设备采用ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，所述ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的。
在本方案中，接收设备在译码过程中，不需要针对各种不同码率设计ldpc基矩阵，主要对预设的基矩阵进行简单变换就可以得到需要的码率对应的基矩阵，然后再次扩展得到校验矩阵，从而降低了系统的复杂度，降低编码复杂度。
在一种可能的实施方式中，接收设备采用ldpc校验矩阵对发送序列进行译码之前，方法还包括：
所述接收设备获取与所述信息比特序列的码率对应的ldpc基矩阵；
所述接收设备根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
接收设备获取该ldpc基矩阵的具体设备可以是预先配置的，即可在协议中配置好的，也可以是根据配置的码率以及基矩阵与变换后码率以及基矩阵的对应关系进行查询，获取需要的ldpc基矩阵，还可以是与发送设备协议的，对此本方案不做限制。
在一种可能的实施方式中，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
在一种可能的实施方式中，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
具体实现中，对信息比特序列进行译码使用的ldpc基矩阵可根据协议中的规定进行查询获取，一般是通过对低码率的基矩阵进行列扩展、行删除或者行列删除得到高码率的基矩阵，或者是对高码率的基矩阵进行列删除、行扩展或者行列扩展得到低码率的基矩阵，下面以常见的几种低码率和高码率为例，对本方案进行说明。
可选的，当预设的基矩阵为1/3码率的16*24ldpc基矩阵时，
对1/3码率的16*24ldpc基矩阵扩展8列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展24列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展40列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展56列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展72列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展88列，得到6/7码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展104列，得到7/8码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展120列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除24行，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除48行，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除64行，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除78行，得到7/8码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除48行48列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行72列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行80列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除84行84列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除88行88列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除90行90列，得到8/9码率的ldpc基矩阵。
当预设的基矩阵为1/2码率的12*24ldpc基矩阵时，
对1/2码率的12×24ldpc基矩阵扩展12列，得到2/3码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展24列，得到3/4码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展36列，得到4/5码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展48列，得到5/6码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展60列，得到6/7码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展72列，得到7/8码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展84列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为2/3码率的8*24ldpc基矩阵时，扩展x列，得到码率为
对2/3码率的8×24ldpc基矩阵扩展8列，得到3/4码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展16列，得到4/5码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展24列，得到5/6码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展32列，得到6/7码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展40列，得到7/8码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展48列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为3/4码率的6*24ldpc基矩阵时，扩展x列，得到码率为
对3/4码率的6×24ldpc基矩阵扩展6列，得到4/5码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展12列，得到5/6码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展18列，得到6/7码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展24列，得到7/8码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展30列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵删除122列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除96列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除80列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除64列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除48列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除32列，得到6/7码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除16列，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除120列，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵扩展2行，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展8行，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展20行，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展32行，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展56行，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展80行，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的6*54ldpc基矩阵时，
对8/9码率的6*54ldpc基矩阵扩展2行2列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展6行6列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展10行10列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展18行18列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展42行42列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展90行90列，得到1/3码率的ldpc基矩阵。
本申请第三方面提供一种数据的传输装置，包括：
处理模块，用于将待发送的信息比特序列采用ldpc校验矩阵进行编码，得到编码后的发送序列；其中，所述ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的；
发送模块，用于将发送序列发送给接收设备。
可选的，处理模块还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
本申请第四方面提供一种数据的传输装置，包括：
接收模块，用于接收发送设备发送的发送序列；
处理模块，用于采用低密度奇偶校验ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，所述ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的。
可选的，处理模块还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
本申请第五方面一种发送设备，包括：
处理器，用于将待发送的信息比特序列采用低密度奇偶校验ldpc校验矩阵进行编码，得到编码后的发送序列；其中，所述ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的；
发送器，用于将发送序列发送给接收设备。
可选的，处理器还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
在上述发送设备中，还可以包括存储器，处理器的数量为至少一个，用来执行存储器存储的计算机执行指令。使得发送设备通过通信接口与接收设备之间进行数据交互来执行上述第一方面或者第一方面的各种实施方式提供的数据的传输方法。
本申请第六方面提供一种接收设备，包括：
接收器，用于接收发送设备发送的发送序列；
处理器，用于采用低密度奇偶校验ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，所述ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的。
在一种实现方式中，处理器还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
在上述接收设备中，还可包括存储器，且处理器的数量为至少一个，用来执行存储器存储的执行指令。使得接收设备通过通信接口与发送设备之间进行数据交互来执行上述第二方面或者第二方面的各种实施方式提供的数据的传输方法。
本申请第七方面提供一种可读存储介质，可读存储介质中存储有执行指令，当发送设备的至少一个处理器执行该执行指令时，发送设备执行上述第一方面或者第一方面的各种实施方式提供的数据的传输方法。
本申请第八方面提供一种可读存储介质，可读存储介质中存储有执行指令，当接收设备的至少一个处理器执行该执行指令时，接收设备执行上述第二方面或者第二方面的各种实施方式提供的数据的传输方法。
本申请第九方面提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。发送设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得发送设备实施第一方面或者第一方面的各种实施方式提供的数据的传输方法。
本申请第十方面提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。接收设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得接收设备实施上述第二方面或者第二方面的各种实施方式提供的数据的传输方法。
本申请提供的数据的传输方法和装置，发送设备对待发送的信息比特序列，采用根据预设的基矩阵变换得到的的信息比特序列的码率对应的ldpc基矩阵再次扩展得到需要的ldpc校验矩阵，然后进行编码处理，得到编码后的发送序列，并将该发送序列发送至接收设备，接收设备采用根据预设基矩阵进行变换处理得到的ldpc基矩阵再次扩展得到的ldpc校验矩阵进行译码，得到译码后的信息比特序列，实现数据的传输，不需要针对各种不同码率设计ldpc校验矩阵，主要对预设的基矩阵进行简单变换就可以得到需要的校验矩阵，从而降低了系统的复杂度，降低编码复杂度。
附图说明
图1为本申请提供的数据的传输方法的一种系统架构示意图；
图2为本申请提供的数据的传输方法实施例一的流程示意图；
图3为本申请提供的1/3码率16*24的基矩阵进行列扩展的示意图；
图4为本申请提供的8/9码率16*144的基矩阵进行列删除的示意图；
图5为本申请提供的8/9码率16*144的基矩阵进行行扩展的示意图；
图6为本申请提供的1/3码率96*144的基矩阵进行行删除的示意图；
图7为本申请提供的8/9码率s*9s的基矩阵进行行列扩展的示意图；
图8为本申请提供的8/9码率96*144的基矩阵进行行列删除的示意图；
图9为本申请提供的数据的传输装置实施例一的结构示意图；
图10为本申请提供的数据的传输装置实施例二的结构示意图；
图11为本申请提供的发送设备实施例的结构示意图；
图12为本申请提供的接收设备实施例的结构示意图。
具体实施方式
为了解决背景技术中当系统支持的ldpc码率很多时，就需要很多个ldpc基矩阵，这样会导致系统比较复杂，也增加了编码的复杂度等问题，本申请提出一种ldpc码的速率匹配方法，用于ldpc编码，实现数据的传输。先获取信息比特序列，对信息比特序列采用ldpc校验矩阵进行编码，所述ldpc校验矩阵基于一个mb×nb基矩阵hb，通过扩展因子z，扩展为m×n的ldpc校验矩阵h，即m＝z×mb，n＝z×nb，其中n为ldpc码的码长，m为ldpc码校验比特数，信息比特数为n-m。具体的得到ldpc校验矩阵的方式可以是：基于一个低码率的ldpc基矩阵，通过列扩展或行删除或行列删除，得到其他高码率的ldpc基矩阵，再次扩展得到需要的ldpc校验矩阵；或者基于一个高码率的ldpc基矩阵，通过列删除或行扩展或行列扩展得到其他低码率的ldpc基矩阵，从而可以扩展得到需要的ldpc校验矩阵。因此该方法无需针对各种不同码率设计ldpc基矩阵，从而降低了系统的复杂度，也使编码更加简单。
本申请的技术方案可应用于无线保真(wireless-fidelity，wifi)、5g等通信系统中。图1为本申请提供的数据的传输方法的一种系统架构示意图，如图1所示，该系统架构中包括网络设备(例如基站)以及终端，网络设备和终端也可以是wifi的接入点和wifi终端等，在本方案中，网络设备既可以作为发送设备，也可以作为接收设备，同样的终端也可以作为发送设备或者接收设备，对此本方案不做限制。该方案中网络设备和终端的数量不做限制。网络设备向终端传输下行数据，其中数据采用ldpc校验矩阵进行ldpc编码，ldpc编码后的序列经过调制等操作后传输给终端；终端向基站传输上行数据，上行数据也可以采用ldpc校验矩阵进行ldpc编码，ldpc编码后的序列经过调制后传输给基站。在上行数据或者下行数据的传输过程中，均可采用后续提供的方法。
上述架构中，网络设备为网络侧的基站或者其他能够提供基站功能的设备，为终端设备提供通信服务；终端为用户侧需要进行上下行数据交互的设备，例如：手机、平板电脑等。特别地，在d2d(英文名称：device-to-device；中文名称：设备间通信)通信中，网络设备还可以是承担基站功能的终端。除此之外，基站又称为无线接入网(radioaccessnetwork，ran)设备，是一种将终端接入到无线网络的设备，上述架构中的基站还可以是全球移动通讯(globalsystemofmobilecommunication，gsm)或码分多址(codedivisionmultipleaccess，cdma)中的基站(basetransceiverstation，bts)，也可以是宽带码分多址(widebandcodedivisionmultipleaccess，wcdma)中的基站(nodeb，nb)，还可以是长期演进(longtermevolution，lte)中的演进型基站(evolutionalnodeb，enb或enodeb)，或者中继站或接入点，或者5g网络中的基站等，在此并不限定。
图2为本申请提供的数据的传输方法实施例一的流程示意图，如图2所示，在图1所示的系统架构的基础上，基站或者终端均可以作为发送设备或者接收设备，该方法的具体包括以下步骤：
s101：发送设备将待发送的信息比特序列采用ldpc校验矩阵进行编码，得到编码后的发送序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与信息比特序列的码率对应的ldpc基矩阵扩展得到的。
在本步骤中，发送设备在发送数据前，需要将待发送的信息比特序列进行编码处理，然后进行发送，因此发送设备需要获得ldpc校验矩阵，在本方案中，该信息比特序列的码率对应的ldpc基矩阵不需要重新进行构造，只需要对预设的基矩阵进行简单变换即可得到码率对应ldpc基矩阵，对该ldpc基矩阵进行扩展即可得到需要的ldpc校验矩阵，具体的发送设备可以读取协议中规定的，基于当前预设的基矩阵，与待发送的信息比特序列的码率对应的变换方式，例如：删除x列、增加x行，删除x行、增加x列、或者删除x行x列，或者增加x行x列等变换方式。除此之外，该基于基矩阵变换得到需要的ldpc基矩阵的具体变换可以是网络设备发送得到的，也可以是发送设备和接收设备协议得到的，也可以是预先配置在发送设备侧的，对此本方案不做限制。
发送设备在得到需要的ldpc校验矩阵之后，对信息比特序列进行ldpc编码，得到发送序列。
s102：发送设备将发送序列发送给接收设备。
在本步骤中，发送设备将得到的发送序列映射到相应的资源上，传输给接收设备，接收设备可接收到发送设备发送的发送序列。
s103：接收设备采用ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与信息比特序列的码率对应的ldpc基矩阵扩展得到的。
在本步骤中，接收设备需要对接收到的发送序列进行译码处理才可以得到信息比特序列，因此接收设备需要得到发送设备编码使用的ldpc校验矩阵，需要得到与该发送序列的码率对应的ldpc基矩阵，与发送设备同样的，接收设备获取该ldpc基矩阵的方式可以是根据接收的网络设备的通知的变换方式对基矩阵进行变化得到，也可以是与发送设备协议得到的，也可以是读取协议中的规定的码率、基矩阵以及变换至其他码率的ldpc基矩阵的变换方式的对应关系，然后对基矩阵进行变换得到上述ldpc基矩阵，继续扩展可得到需要的ldpc校验矩阵。
在得到该ldpc校验矩阵之后，接收设备对接收到的发送设备发送的发送序列进行译码处理，译码和验证均成功后得到发送的信息比特序列。
在上述过程中，发送设备和接收设备均需要获取ldpc基矩阵，与现有技术中为每个码率均设计一个基矩阵不同，在本方案中，所有需要的码率对应的ldpc基矩阵均可以根据同一个基矩阵变换处理得到，具体的可以是发送设备或者接收设备在需要使用某个码率对应的ldpc基矩阵时，根据预设的基矩阵进行变换处理得到。也可以是将预设的基矩阵的所有变换方式以及可变换得到的不同码率的基矩阵的变换方式在协议中规定好，发送设备和接收设备在需要使用时，只需要读取协议中的规定的变换方式进行转换即可，对此本方案不做限制。
本实施例提供的数据的传输方法，发送设备对待发送的信息比特序列，采用根据预设的基矩阵变换得到的ldpc基矩阵再次扩展得到ldpc校验矩阵，然后进行编码处理，得到编码后的发送序列，并将该发送序列发送至接收设备，接收设备采用根据预设基矩阵进行变换处理得到的ldpc基矩阵扩展得到ldpc校验矩阵，然后进行译码，得到译码后的信息比特序列，实现数据的传输，不需要针对各种不同码率设计ldpc基矩阵，主要对预设的基矩阵进行简单变换就可以得到需要的校验矩阵，从而降低了系统的复杂度，降低编码复杂度。
本申请提供的传输方法中采用ldpc码的速率匹配方法，用于ldpc编码。先获取信息比特序列，对信息比特序列采用ldpc校验矩阵进行编码，所述ldpc校验矩阵基于一个mb×nb基矩阵hb，通过扩展因子z，扩展为m×n的ldpc校验矩阵h，即m＝z×mb，n＝z×nb，其中n为ldpc码的码长，m为ldpc码校验比特数，信息比特数为n-m。在上述实施例的基础上，下面提供几种发送设备或者接收设备采用的ldpc基矩阵从预设基矩阵变化的得到的具体形式。
一、基于低码率的基矩阵，通过校验矩阵的列扩展，得到高码率的ldpc基矩阵
图3为本申请提供的1/3码率16*24的基矩阵进行列扩展的示意图，如图3所示，基于1/3码率的ldpc码基矩阵进行列扩展，得到其他高码率的ldpc基矩阵。该1/3码率的ldpc基矩阵大小根据如下方式确定。通信系统支持的星座调制方式为：qpsk，16qam，64qam，256qam，其中一个qpsk星座点对应2比特，一个16qam星座点对应4比特，一个64qam星座点对应6比特，一个256qam星座点对应8比特，取2，4，6，8的最小公倍数24为1/3码率的ldpc基矩阵列数nb的基数，则ldpc基矩阵列数nb为24或24的整数倍。下面以1/3码率的ldpc基矩阵列数为24为例，ldpc码率为1/3，所述1/3码率的ldpc基矩阵的行数为24-24×1/3＝16。对该矩阵进行列扩展，如图3所示，进行扩展的列数为x，设常数t，根据码率的计算公式可知：
推导可得到：x＝16t+8，t＝0，1，……，6，7。因此：
(1)、当t＝0时，将1/3码率的16×24ldpc基矩阵扩展x＝8列，得到1/2码率的ldpc基矩阵；
(2)、当t＝1时，将1/3码率的16×24ldpc基矩阵扩展x＝24列，得到2/3码率的ldpc基矩阵；
(3)、当t＝2时，将1/3码率的16×24ldpc基矩阵扩展x＝40列，得到3/4码率的ldpc基矩阵；
(4)、当t＝3时，将1/3码率的16×24ldpc基矩阵扩展x＝56列，得到4/5码率的ldpc基矩阵；
(5)、当t＝4时，将1/3码率的16×24ldpc基矩阵扩展x＝72列，得到5/6码率的ldpc基矩阵；
(6)、当t＝5时，将1/3码率的16×24ldpc基矩阵扩展x＝88列，得到6/7码率的ldpc基矩阵；
(7)、当t＝6时，将1/3码率的16×24ldpc基矩阵扩展x＝104列，得到7/8码率的ldpc基矩阵；
(8)、当t＝7时，将1/3码率的16×24ldpc基矩阵扩展x＝120列，得到8/9码率的ldpc基矩阵；
上述(1)～(8)中，当1/3码率的ldpc基矩阵为16j×24j(j为大于1的正整数)时，相应的(1)～(8)中的扩展的列x为原(1)～(8)中的x的整数倍。得到所述码率1/2，2/3，3/4，4/5，5/6，6/7，7/8，8/9的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用所述ldpc校验矩阵进行ldpc编码。
二、基于高码率的基矩阵，通过校验矩阵的列删除，得到低码率的ldpc基矩阵
图4为本申请提供的8/9码率16*144的基矩阵进行列删除的示意图，如图4所示，基于8/9码率的ldpc基矩阵，通过校验矩阵的列删除，得到低码率的ldpc基矩阵。根据(一)，8/9码率的ldpc基矩阵列数为144或144的整数倍。下面以8/9码率的ldpc基矩阵列数为144为例，ldpc码率为8/9，所述8/9码率的ldpc基矩阵的行数为144-144×8/9＝16。对该矩阵进行列删除，如图4所示，进行删除的列数为x，设常数t，根据码率的计算公式可知：
推导可得到：x＝112-16t，t＝0，1，……，6。因此：
(1)、当t＝0时，将8/9码率的16×144ldpc基矩阵删除x＝112列，得到1/2码率的ldpc基矩阵；
(2)、当t＝1时，将8/9码率的16×144ldpc基矩阵删除x＝96列，得到2/3码率的ldpc基矩阵；
(3)、当t＝2时，将8/9码率的16×144ldpc基矩阵删除x＝80列，得到3/4码率的ldpc基矩阵；
(4)、当t＝3时，将8/9码率的16×144ldpc基矩阵删除x＝64列，得到4/5码率的ldpc基矩阵；
(5)、当t＝4时，将8/9码率的16×144ldpc基矩阵删除x＝48列，得到5/6码率的ldpc基矩阵；
(6)、当t＝5时，将8/9码率的16×144ldpc基矩阵删除x＝32列，得到6/7码率的ldpc基矩阵；
(7)、当t＝6时，将8/9码率的16×144ldpc基矩阵删除x＝16列，得到7/8码率的ldpc基矩阵；
(8)、将8/9码率的16×144ldpc基矩阵删除x＝120列，得到1/3码率的ldpc基矩阵。
上述(1)～(8)中，当8/9码率的ldpc基矩阵为16j×144j(j为大于1的正整数)时，相应的(1)～(8)中的删除的列x为原(1)～(8)中的x的整数倍。得到所述码率1/3，1/2，2/3，3/4，4/5，5/6，6/7，7/8的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用所述ldpc校验矩阵进行ldpc编码。
除了上述的列扩展和列删除，还可以对基矩阵进行行扩展行删除以及行列扩展或者行列删除等方式进行变换，以得到其他码率的基矩阵。
三、基于高码率的ldpc码基矩阵，对校验矩阵进行行扩展，得到低码率的ldpc基矩阵
图5为本申请提供的8/9码率16*144的基矩阵进行行扩展的示意图，如图5所示，基于8/9码率的ldpc码基矩阵，对校验矩阵进行行扩展，得到低码率的ldpc基矩阵。根据前述描述，对8/9码率的ldpc基矩阵列数取为144或144的整数倍。下面以8/9码率的ldpc基矩阵列数为144为例，ldpc码率为8/9，所述8/9码率的ldpc基矩阵的行数为144-144×8/9＝16。对该矩阵进行行扩展，如图5所示，进行行扩展的行数为x。设常数t，根据码率的计算公式可知：
推导可得到：x＝(112-16t)/(t+2)，为了保证x是整数，t可以取值6,4,2,1。因此：
(1)、当t＝6时，将8/9码率的16×144ldpc基矩阵行扩展x＝2行，得到7/8码率的ldpc基矩阵；
(2)、当t＝4时，将8/9码率的16×144ldpc基矩阵行扩展x＝8行，得到5/6码率的ldpc基矩阵；
(3)、当t＝2时，将8/9码率的16×144ldpc基矩阵行扩展x＝20行，得到3/4码率的ldpc基矩阵；
(4)、当t＝1时，将8/9码率的16×144ldpc基矩阵行扩展x＝32行，得到2/3码率的ldpc基矩阵；
(5)、将8/9码率的16×144ldpc基矩阵行扩展x＝56行，得到1/2码率的ldpc基矩阵；
(6)、将8/9码率的16×144ldpc基矩阵行扩展x＝80行，得到1/3码率的ldpc基矩阵。
上述(1)～(6)中，当8/9码率的ldpc基矩阵为16j×144j(j为大于1的正整数)时，相应的(1)～(6)中的扩展到行数x为原(1)～(6)中的x的整数倍。得到所述码率1/3，1/2，2/3，3/4，5/6，7/8的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用所述ldpc校验矩阵进行ldpc编码。
四、基于低码率的ldpc码基矩阵，对校验矩阵进行行删除，得到高码率的ldpc基矩阵
图6为本申请提供的1/3码率96*144的基矩阵进行行删除的示意图，如图6所示，基于1/3码率的ldpc基矩阵，通过矩阵的行删除，得到高码率的ldpc基矩阵。根据上述的(一)，1/3码率的ldpc基矩阵列数为144或144的整数倍。下面以1/3码率的ldpc基矩阵列数为144为例，ldpc码率为1/3，所述1/3码率的ldpc基矩阵的行数为144-144×1/3＝96。对该矩阵进行行删除，如图6所示，进行行删除的行数为x，行删除后的码率记为(t+1)/(t+2),则可以得到：
x＝(96t+48)/(t+2),为了保证x为整数，则t取值为7，6，4，2，1，因此：
(1)、当t＝7时，将1/3码率的96×144ldpc基矩阵行删除x＝80行，得到8/9码率的ldpc基矩阵；
(2)、当t＝6时，将1/3码率的96×144ldpc基矩阵行删除x＝78行，得到7/8码率的ldpc基矩阵；
(3)、当t＝4时，将1/3码率的96×144ldpc基矩阵行删除x＝72行，得到5/6码率的ldpc基矩阵；
(4)、当t＝2时，将1/3码率的96×144ldpc基矩阵行删除x＝64行，得到3/4码率的ldpc基矩阵；
(5)、当t＝1时，将1/3码率的96×144ldpc基矩阵行删除x＝48行，得到2/3码率的ldpc基矩阵；
(6)、将1/3码率的96×144ldpc基矩阵行删除x＝24行，得到1/2码率的ldpc基矩阵。
上述(1)～(6)中，当1/3码率的ldpc基矩阵为96j×144j(j为大于1的正整数)时，相应的(1)～(6)中的删除的行数x为原(1)～(6)中的x的整数倍。得到所述码率1/2，2/3，3/4，5/6，7/8，8/9的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用所述ldpc校验矩阵进行ldpc编码。
五、基于高码率的ldpc码基矩阵，对校验矩阵进行行列扩展，得到低码率的ldpc码基矩阵
图7为本申请提供的8/9码率s*9s的基矩阵进行行列扩展的示意图，如图7所示，基于8/9码率的ldpc码基矩阵，对校验矩阵进行行列扩展，得到低码率的ldpc码基矩阵。根据本申请技术方案中的描述，对8/9码率的ldpc基矩阵列数取为9s的整数倍。下面以8/9码率的ldpc基矩阵列数为9s为例，ldpc码率为8/9，所述8/9码率的ldpc基矩阵的行数为s。对该矩阵进行行列扩展，如图7所示，进行行扩展的行数为x，进行列扩展到列数为x列。
上述行、列扩展后的码率记为(t+1)/(t+2),则可得到：
x＝(7s-st)/(t+1),n＝0,1,…,6；为了保证x为整数，s可以取6，则t取值为5，3，2，1，因此所述8/9码率的ldpc基矩阵为6×54矩阵。
(1)、当t＝5时，将8/9码率的6×54ldpc基矩阵行列扩展x＝2行、x＝2列，得到5/6码率的ldpc基矩阵；
(2)、当t＝3时，将8/9码率的6×54ldpc基矩阵行列扩展x＝6行、x＝6列，得到4/5码率的ldpc基矩阵；
(3)、当t＝2时，将8/9码率的6×54ldpc基矩阵行列扩展x＝10行、x＝10列，得到3/4码率的ldpc基矩阵；
(4)、当t＝1时，将8/9码率的6×54ldpc基矩阵行列扩展x＝18行、x＝18列，得到2/3码率的ldpc基矩阵；
(5)、将8/9码率的6×54ldpc基矩阵行列扩展x＝42行、x＝42列，得到1/2码率的ldpc基矩阵；
(6)、将8/9码率的6×54ldpc基矩阵行列扩展x＝90行、x＝90列，得到1/3码率的ldpc基矩阵。
上述(1)～(6)中，当8/9码率的ldpc基矩阵为6j×54j(j为大于1的正整数)时，相应的(1)～(6)中的扩展到行数x为原(1)～(6)中的x的整数倍。得到所述码率1/3，1/2，2/3，3/4，4/5，5/6的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用所述ldpc校验矩阵进行ldpc编码。
六、基于低码率的ldpc码基矩阵，对矩阵进行行列删除，得到高码率的ldpc码基矩阵
图8为本申请提供的8/9码率96*144的基矩阵进行行列删除的示意图，如图8所示，基于1/3码率的ldpc基矩阵，通过校验矩阵的行列删除，得到高码率的ldpc基矩阵。根据上述的(一)，1/3码率的ldpc基矩阵列数为144或144的整数倍。下面以1/3码率的ldpc基矩阵列数为144为例，ldpc码率为1/3，所述1/3码率的ldpc基矩阵的行数为144-144×1/3＝96。对该矩阵进行行、列删除，如下图所示，进行行列删除的行数为x，删除的列数为x：上述行列删除后的码率记为(t+1)/(t+2),则可以得到：
x＝(96t+48)/(t+1)，为保证x为整数则t取值为7，5，3，2，1，因此：
(1)、当t＝7时，将1/3码率的96×144ldpc基矩阵行列删除x＝90行、x＝90列，得到8/9码率的ldpc基矩阵；
(2)、当t＝5时，将1/3/码率的96×144ldpc基矩阵行列删除x＝88行、x＝88列，得到5/6码率的ldpc基矩阵；
(3)、当t＝3时，将1/3/码率的96×144ldpc基矩阵行列删除x＝84行、x＝84列，得到4/5码率的ldpc基矩阵；
(4)、当t＝2时，将1/3/码率的96×144ldpc基矩阵行列删除x＝80行、x＝80列，得到3/4码率的ldpc基矩阵；
(5)、当t＝1时，将1/3/码率的96×144ldpc基矩阵行列删除x＝72行、x＝72列，得到2/3码率的ldpc基矩阵；
(6)、将1/3码率的96×144ldpc基矩阵行列删除x＝48行、x＝48列，得到1/2码率的ldpc基矩阵。
上述(1)～(6)中，当1/3码率的ldpc基矩阵为96j×144j(j为大于1的正整数)时，相应的(1)～(6)中的行列删除的行数列数x为原(1)～(6)中的x的整数倍。得到码率1/2，2/3，3/4,4/5，5/6，8/9的ldpc基矩阵后，再根据扩展因子进行扩展，得到所要求码率的ldpc校验矩阵，再利用ldpc校验矩阵进行ldpc编码。
此外，常见的低码率还可以是1/2，或者3/4等，上述方案只是对部分低码率的基矩阵或者高码率的基矩阵进行转换的举例，具体实现中可以根据实际情况进行选择，按照上述同样的原理进行确定行列转换的方式。
例如：当预设的基矩阵为1/2码率的12*24ldpc基矩阵时，
对1/2码率的12×24ldpc基矩阵扩展12列，得到2/3码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展24列，得到3/4码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展36列，得到4/5码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展48列，得到5/6码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展60列，得到6/7码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展72列，得到7/8码率的ldpc基矩阵；或，
对1/2码率的12×24ldpc基矩阵扩展84列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为2/3码率的8*24ldpc基矩阵时，扩展x列，得到码率为
对2/3码率的8×24ldpc基矩阵扩展8列，得到3/4码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展16列，得到4/5码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展24列，得到5/6码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展32列，得到6/7码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展40列，得到7/8码率的ldpc基矩阵；或，
对2/3码率的8×24ldpc基矩阵扩展48列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为3/4码率的6*24ldpc基矩阵时，扩展x列，得到码率为
对3/4码率的6×24ldpc基矩阵扩展6列，得到4/5码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展12列，得到5/6码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展18列，得到6/7码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展24列，得到7/8码率的ldpc基矩阵；或，
对3/4码率的6×24ldpc基矩阵扩展30列，得到8/9码率的ldpc基矩阵。
综合上述一至六提供的六种方案以及其他几个实例，可知基于一个低码率的ldpc基矩阵，通过列扩展或行删除或行列删除，得到其他高码率的ldpc基矩阵；或者基于一个高码率的ldpc基矩阵，通过列删除或行扩展或行列扩展得到其他低码率的ldpc基矩阵。上述提供的具体实现方式中仅仅以1/3或者8/9码率的一种基矩阵的情况作为示意，还可以是1/3或者8/9码率的其他基矩阵根据上述原理进行变换，也可以是1/2等其他低码率的基矩阵通过列扩展或行删除或行列删除，得到其他高码率的ldpc基矩阵，还也可以是7/8等其他高码率的基矩阵通过列删除或行扩展或行列扩展得到其他低码率的ldpc基矩阵，在得到需要的码率对应的基矩阵后再次扩展可得到需要的ldpc校验矩阵进行编码或者译码处理。即本申请不限制具体的码率和行列数，可根据上述原理进行简单的变换得到需要的其他码率的校验矩阵即可，并且可以在协议中直接规定某种基矩阵对应的行列变换方式以及得到的某码率的基矩阵的对应关系。
本申请提供的上述方案，无需针对各种不同码率设计ldpc基矩阵，从而降低了系统的复杂度，也使编码更加简单。
图9为本申请提供的数据的传输装置实施例一的结构示意图，如图9所示，该数据的传输装置10包括：
处理模块11，用于将待发送的信息比特序列采用ldpc校验矩阵进行编码，得到编码后的发送序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与所述信息比特序列的码率对应的ldpc基矩阵扩展得到的；
发送模块12，用于将发送序列发送给接收设备。
本实施例提供的数据的传输装置，用于实现前述任一方法实施例中发送设备的技术方案，其实现原理和技术效果类似，在此不再赘述。
在上述数据的传输装置的具体实现中，处理模块11还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
可选的，当预设的基矩阵为1/3码率的16*24ldpc基矩阵时，
对1/3码率的16*24ldpc基矩阵扩展8列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展24列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展40列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展56列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展72列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展88列，得到6/7码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展104列，得到7/8码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展120列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除24行，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除48行，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除64行，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除78行，得到7/8码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除48行48列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行72列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行80列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除84行84列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除88行88列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除90行90列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵删除122列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除96列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除80列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除64列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除48列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除32列，得到6/7码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除16列，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除120列，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵扩展2行，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展8行，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展20行，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展32行，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展56行，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展80行，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的6*54ldpc基矩阵时，
对8/9码率的6*54ldpc基矩阵扩展2行2列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展6行6列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展10行10列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展18行18列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展42行42列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展90行90列，得到1/3码率的ldpc基矩阵。
上述任一种实现方式提供的数据的传输装置，用于实现前述任一方法实施例中发送设备的技术方案，其实现原理和技术效果类似，在此不再赘述。
图10为本申请提供的数据的传输装置实施例二的结构示意图，如图10所示，该数据的传输装置20包括：
接收模块21，用于接收发送设备发送的发送序列；
处理模块22，用于采用ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与信息比特序列的码率对应的ldpc基矩阵扩展得到的。
本实施例提供的数据的传输装置，用于实现前述任一方法实施例中接收设备的技术方案，其实现原理和技术效果类似，在此不再赘述。
在上述实施例的基础上，处理模块22还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
可选的，当预设的基矩阵为1/3码率的16*24ldpc基矩阵时，
对1/3码率的16*24ldpc基矩阵扩展8列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展24列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展40列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展56列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展72列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展88列，得到6/7码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展104列，得到7/8码率的ldpc基矩阵；或，
对1/3码率的16*24ldpc基矩阵扩展120列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除24行，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除48行，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除64行，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除78行，得到7/8码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为1/3码率的96*144ldpc基矩阵时，
对1/3码率的96*144ldpc基矩阵删除48行48列，得到1/2码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除72行72列，得到2/3码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除80行80列，得到3/4码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除84行84列，得到4/5码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除88行88列，得到5/6码率的ldpc基矩阵；或，
对1/3码率的96*144ldpc基矩阵删除90行90列，得到8/9码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵删除122列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除96列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除80列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除64列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除48列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除32列，得到6/7码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除16列，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵删除120列，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的16*144ldpc基矩阵时，
对8/9码率的16*144ldpc基矩阵扩展2行，得到7/8码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展8行，得到5/6码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展20行，得到3/4码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展32行，得到2/3码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展56行，得到1/2码率的ldpc基矩阵；或，
对8/9码率的16*144ldpc基矩阵扩展80行，得到1/3码率的ldpc基矩阵。
可选的，当预设的基矩阵为8/9码率的6*54ldpc基矩阵时，
对8/9码率的6*54ldpc基矩阵扩展2行2列，得到5/6码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展6行6列，得到4/5码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展10行10列，得到3/4码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展18行18列，得到2/3码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展42行42列，得到1/2码率的ldpc基矩阵；或，
对8/9码率的6*54ldpc基矩阵扩展90行90列，得到1/3码率的ldpc基矩阵。
上述任一实现方式提供的数据的传输装置20，用于实现前述任一方法实施例中接收设备的技术方案，其实现原理和技术效果类似，在此不再赘述。
图11为本申请提供的发送设备实施例的结构示意图，如图11所示，该发送设备30包括：
处理器31，用于将待发送的信息比特序列采用低密度奇偶校验ldpc校验矩阵进行编码，得到编码后的发送序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与信息比特序列的码率对应的ldpc基矩阵扩展得到的；
发送器32，用于将发送序列发送给接收设备。
可选的，处理器31还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
在上述发送设备中，还可以包括存储器，处理器的数量为至少一个，用来执行存储器存储的计算机执行指令。使得发送设备通过通信接口与接收设备之间进行数据交互来执行前述的各种实施方式提供的数据的传输方法。
图12为本申请提供的接收设备实施例的结构示意图，如图12所示，该接收设备40包括：
接收器41，用于接收发送设备发送的发送序列；
处理器42，用于采用低密度奇偶校验ldpc校验矩阵对发送序列进行译码，得到译码后的信息比特序列；其中，ldpc校验矩阵为根据预设基矩阵变换处理得到的与信息比特序列的码率对应的ldpc基矩阵扩展得到的。
在一种实现方式中，处理器42还用于：
获取与所述信息比特序列的码率对应的ldpc基矩阵；
根据所述ldpc基矩阵扩展得到所述ldpc校验矩阵。
可选的，ldpc基矩阵为根据预设的低码率的基矩阵进行列扩展处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行删除处理得到的；
或者，
ldpc基矩阵为根据预设的低码率的基矩阵进行行列删除处理得到的。
可选的，ldpc基矩阵为根据预设的高码率的基矩阵进行列删除处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行扩展处理得到的；
或者，
ldpc基矩阵为根据预设的高码率的基矩阵进行行列扩展处理得到的。
在上述接收设备中，还可包括存储器，且处理器的数量为至少一个，用来执行存储器存储的执行指令。使得接收设备通过通信接口与发送设备之间进行数据交互来执行上述的各种实施方式提供的数据的传输方法。
本申请还提供一种可读存储介质，可读存储介质中存储有执行指令，当发送设备的至少一个处理器执行该执行指令时，发送设备执行上述各种实施方式提供的数据的传输方法。
本申请还提供一种可读存储介质，可读存储介质中存储有执行指令，当接收设备的至少一个处理器执行该执行指令时，接收设备执行上述各种实施方式提供的数据的传输方法。
本申请还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。发送设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得发送设备实施上述各种实施方式提供的数据的传输方法。
本申请还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。接收设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得接收设备实施上述各种实施方式提供的数据的传输方法。
在上述发送设备或者接收设备的实施例中，应理解，处理器可以是中央处理单元(英文：centralprocessingunit，简称：cpu)，还可以是其他通用处理器、数字信号处理器(英文：digitalsignalprocessor，简称：dsp)、专用集成电路(英文：applicationspecificintegratedcircuit，简称：asic)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储器中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储器(存储介质)包括：只读存储器(英文：read-onlymemory，缩写：rom)、ram、快闪存储器、硬盘、固态硬盘、磁带(英文：magnetictape)、软盘(英文：floppydisk)、光盘(英文：opticaldisc)及其任意组合。
最后应说明的是：尽管参照前述各实施例对本方案进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不能使相应技术方案的本质脱离本申请各实施例技术方案的范围。